
森亮一 監修 4マイクロコンピュータシリーズ


68000マイクロコンピュータ





森亮一 監修 44マイクロコンピュータシリーズ 44

68000マイクロコンピュータ



喜田祐三 萩原吉宗 岩崎一彦 著



1971 年マイクロコンピュータが歴生してから、すでに10年が過ぎた。そして、今日、 マイクロコンピュータは広範な分野において多様な形で私達の社会生活を支えるようにな ったといっても過言ではない。今や、私達の生活の中には無意識のうちにマイクロコンピ ュータの恩恵を受けている部分がいかに多いか知るべきである。さて、マイクロコンピュ - タはこの 10 年間、 MOS-LSI 技術 の 進歩に支えられて、 集積度、 スピードは ともに 30~50 倍改善され、 また消費電力も 1/10 以下に低減化された。 前者は 主として LSI の 数細化技術の進歩に負うところが大きく、一方後者はデバイス、回路技術の進歩に負うと とろが大きい、マイクロコンピュータは大別すると (1) 多様能シングルチェブ、(2) 高 件能マルチチップ,の2つに分類される。前者は主として家電・民生分野に多く使用され、 私達の生活の中に深く浸透している。たとえば、テレビジョンはマイクロコンピュータの 力によって美しい画面に自動的に最適同調され、ルームエアコンは温度や湿度を検知して 快適な環境を最もエネルギーを節約した形で実現する。一方、後者は高機能・高性能ゆえ に多くは産業分野において使用されている。制御、計測、通信、データ処理、工業などで の実績を踏まえて、最近の1つの特徴は OA、パーソナル コンピュータへの展開にあり、 徐々に私達の生活に密着した 分野に広まってきているといえる。 特に パーソナル コンピ 。ータは 人間との対話が中心であるため、マイクロコンピュータの トータル パフェーマ ソスや価格の他にハード、ソフト面面の使いやすさが重要服罰とたる。 また、パーソナル コンピュータの普及による実績と 技術の蓄積は 次の時代にくるであろう ホーム コンピュ - タ普及への基盤を創生するものと思われる.

従来、 パーソナル コンピュータは 高性能 8 ピット マイクロコンピュータが使用されて きたが、 最近は 8 ピットから 16 ピット マイクロコンピュータにその対象機能が移りつつ あり、 ここ 1~2 年のうちに 16 ピット マイクロコンピュータに多くが 移行するものと 予

ii 序

想される.

さて、現在16ビットマイクロコンピュータは 6000、8086、Z 8000 など数機能が世界 の主流を占めているが、 なかでも 68000 は現在入手し得る 16 ビットマイクロコンピュータの最も高性能な機能であり、その能力の高さと使いやすさにより、今後広く普及するものと思われる。

本職は16ビットマイタロコンビュータ 63000 のハードウェアからソフトウェア、 さら にンステム開発サポートまでを含めて解認したものである。68000 を使用する技商者が、 その内容と使い方を容易に理解し、実験できるように工夫した。本事は大きく分けて皿編 から成る。第 1編(1章~10 等)はハードウェアの所設である。ハードウェアはホスイン、 ターフェイス、入出力インターフェイス。 例外処理。 DMA 転送技術などについて仲に注 意を払った。第 1編(11章~19 等)はソフトウェアの解説である。ソフトウェアはできる かきり多くの例題を取り入れることに力意解を変めることに留意した。 部番編(20章 22 章)は 開発サポートに関する解説である。全編を通じて、68000を使用する技術者、 学生の立場に立って。 例題を利用しつつ説問点に対する解釈という現点で執筆を行った。 本書が16ビットマイタロコンビュータ 68000 使用技術者の座右の書として役立つことを 細っている。

最後に、本書刊行に当って御指導いただいた策波大学 奈亮一教授、日立製作所半導体事 業部 初鹿野駅一氏。同 武蔵工場 中野浩行氏。 石川知雄氏。 ならびに丸善株式会社出版部 条位に対し深跡の意を歩する。

1983年2月

著 者

執 筆 者

喜 田 祐 三 株式会社日立製作所 原吉宗 岩 崎 一 彦 中村英夫 塚 田 敏 郎 船 橋 恒 男 Щ п 昇 高 木 克 明 沢瀬照美 松浦達治 野 口 孝 樹

志 村 隆 則



目 次

I 68000 のハードウェア

1 x x, y, e
1.1 マイクロコンピュータの進歩2
1.2 68000 の 板 要
2 68000 のアーキテクチャ
2.1 アーキテクチャの特徴
2.2 プロセッサの内部構造
2.3 レジスタの構成9
2.3.1 データレジスタ (D0~D7) ·······10
2.3.2 アドレスレジスタ (A0~A6), システム スタック ポインタ (A7)·······10
2.3.3 プログラム カウンタ (PC)
2.3.4 ステータス レジスタ
2.4 データの構成
2.4.1 メモリ内のデータの構成
2.4.2 整数データの表現形式
2.5 基本システム構成と動作
2.5.1 入出力インターフェイスの構成と特徴
2.5.2 基本動作サイクル19
2.5.3 命令プリフェッチ機能19
2.5.4 基本会令シーケンス

3 インターフェイス信号とバスオペレーション22
3.1 インターフェイス信号22
3.1.1 アドレス バス、データ バス
3.1.2 非同期パス制御信号
3.1.3 パスアービトレーション制御信号25
3.1.4 割込み制御信号
3.1.5 システム制御信号
3.1.6 6800 周辺 LSI 制御信号26
3.1.7 プロセッサステータス28
3.1.8 1 = , 1 (CLK)28
3.1.9 信号のまとめ28
3.2 パスオペレーション
3.2.1 データ転送オペレーション28
3.2.2 パス アービトレーション
3.2.3 パスエラーおよびホールト オペレーション
3.2.4 リセットオペレーション41
A A A TIVE I TO THE
4 命令の形式とアドレス形式
4.1 命令の形式48
4.2 フドレス形式44
4.2.1 データレジスタ直接形式45
4.2.2 アドレスレジスタ直接形式
4.2.3 アドレスレジスタ間接形式
4.2.4 ポストインクリメント アドレス レジスタ間接形式46
4.2.5 プリデクリメント アドレス レジスタ間接形式47
4.2.6 ディスプレースメント付アドレス レジスタ間接形式48
4.2.7 インデックス付アドレス レジスタ間接形式49
4.2.8 短絶対アドレス形式
4.2.9 長絶対アドレス形式
4.2.10 ディスプレースメント付プログラム カウンタ相対形式52

4.2.11 インデックス付プログラム カウンタ相対形式
4.2.12 イミディエイト形式
4.2.13 クイック イミディエイト形式
4.2.14 インプライド形式
命 令 の 種 類
5.1 データ転送命令
5.2 算術演算命令
5.3 論理演算命令63
5.4 2 進化 10 進数演算命令
5.5 桁移動操作命令
5.6 ビット操作命令・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
5.7 プログラム制御命令
5.8 システム制御命令
フラグと算術演算
6.1 命令実行とフラグの設定
6.2 各フラグの説明
6.2.1 N 7 7 7
6.2.2 Z ¬ ¬ ¬ / ·····························
6.2.3 V 7 7 7 /7
6.2.4 C 7 7 9 97e
6.2.5 X 7 7 77
命令実行時間
7.1 命令実行時間の内訳
7.2 実効アドレス計算時間
7.3 オペレーション実行処理時間80
7.3.1 データ転送命令実行時間(実効アドレス計算処理時間を含む)80
7.3.2 標準命令実行時間
7.3.3 イミディエイト命令実行時間

viii	目	次

	7.3.4	シングル オペランド命令実行時間8
	7.3.5	シフト/ローテート命令実行時間8
	7.3.6	ビット操作命令実行時間・・・・・・8
	7.3.7	プランチ関係命令実行時間8
	7.3.8	ジャンプ関係命令実行時間・・・・・・8
	7.3.9	実効アドレス生成関係命令実行時間8
	7.3.10	マルチレジスタ関係命令実行時間8
	7.3.11	倍精度演算命令実行時間9
	7.3.12	その他の命令実行時間9
	7.3.13	例外処理時間9
8	例外	処 理
8	.1 プロ	セッサ処理状態・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
8	.2 プロ	グラム実行状態・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
8	.3 例	外 処 理9.
9	周辺デ	バイスとのインターフェイス ······11
9	.1 最小	・システム構成・・・・・・・
9	.2 RO	M およびスタティック RAM とのインターフェイス11.
9	.3 \$1	ナミック RAM とのインターフェイス11-
ç	.4 割辺	- みベクタ発生回路
9	.5 680) 周辺 LSI とのインターフェイス
10	68000	ファミリ周辺 LSI
1	0.1 68	450 DMAC (Direct Memory Access Controller)
	10.1.1	68450 DMAC の特徴
	10.1.2	信号線とパス サイクル・・・・・・12
	10.1.3	転送プロトコル・・・・・・12-
	10.1.4	68450 DMAC を使用したシステム構成例
1	0.2 68	451 MMU (Memory Management Unit)
	10.2.1	68451 MMU の特徴・・・・・・

10.2.2 信号線とアドレス変換のバス サイクル12	8
10.2.3 アドレス変換	0
10.3 68120 IPC (Intelligent Peripheral Controller)	2
10.4 68230 PI/T (Parallel Interface/Timer)	5
π 68000 のソフトウェア	
100	
11 アセンブラ	8
11.1 ソースプログラムの構造	9
11.2 フセンブラの書式13	9
11.2.1 ラベルフィールド	9
11.2.2 演算フィールド	C
11.2.3 オペランドフィールド14	f.
11.2.4 コメント フィールド	
11.3 データ形式	
11.3.1 数值定数	
11.3.2 文 字 定 数	
11.3.3 記 号	
11.3.4 式	
11.4 実効アドレスとアドレス形式14	14
11.4.1 データレジスタ直接形式14	łė
11.4.2 アドレスレジスタ直接形式14	R
11.4.3 アドレスレジスタ間接形式14	łė
11.4.4 ポスト インクリメント アドレス レジスタ間接形式14	f E
11.4.5 プリデクリメント アドレス レジスタ間接形式	н
11.4.6 ディスプレースメント付アドレス レジスタ間接形式	16
11.4.7 インデックス付アドレス レジスタ間接形式	
11.4.8 絶対アドレス形式	
11.4.9 ディスプレースメント付プログラム カウンタ相対形式14	
11.4.10 インデックス付プログラム カウンタ相対形式	
11.4.11 イミディエイト データ形式	
11.4.12 CCR/SR 形 式·····	Ħ

11.5 アセンブラ制御命令
11.6 リロケータブルなプログラミング・・・・・・156
12 データ転送命令
12.1 データ転送命令・・・・・・
12.2 データ転送命令の応用例
12.2.1 単純なデータ転送
12.2.2 ブロック転送16.
12.2.3 プログラム スタック
12.2.4 ÷ 3 (QUEUE)
13 算術論理演算命令
13.1 算術演算命令
13.1.1 加 算 命 令
13.1.2 滅 算 命 令
13.1.3 補 数 命 令
13.1.4 多倍精度演算命令
13.1.5 クリア命令
13.1.6 符号拡張命令
13.1.7 テスト命令172
13.1.8 比 較 命 令
13.1.9 乗 算 命 令
13.1.10 除 算 命 令
13.2 論理演算命令
13.3 2 進化 10 進数演算命令
13.4 テストアンドセット命令
14 桁移動, ビット操作命令184
14.1 論理形桁移動 (論理シフト) 命令
14.2 算衞形桁移動(算衞シフト)命令187
14.3 循環形桁送り (ローテート) 命令

14.4 ビット操作命令 192
15 プログラム制御命令195
15.1 分 皎 命 令
15.2 サブルーチン操作命令
15.3 引数の受渡し方法
15.3.1 値 呼 び200
15.3.2 番 地 呼 び202
15.3.3 アドレスレジスタをポインタとして渡す方法203
15.4 LINK/UNLK 命令
15.5 条件セット命令
16 システム制御命令208
16.1 トラップ発生命令208
16.2 コンディションコード操作命令210
16.3 その他の命令 212
17 特権命令215
18 例外処理後のシステム プログラム220
18.1 リセット例外処理後のシステム プログラム220
18.2 割込み例外処理後のシステム プログラム221
18.3 トラップ例外処理後のシステム プログラム222
18.4 不当命令および未実装命令例外処理後のシステム ブログラム222
18.5 特権違反例外処理後のシステム プログラム222
18.6 トレース例外処理後のシステム プログラム223
18.7 パス エラー例外処理後のシステム プログラム223
18.8 アドレス エラー例外処理後のシステム プログラム223
19 プログラム例
19.1 2 進化 10 進数の真数変換
19.2 1の個数の数え上げ


xii 目 次	
19.3 文字列の一致判定	22
19.4 ASCII から 2 進数への変換	22
19.5 パリティの生成	22
Ⅲ 68000 のサポート システム	
20 68000 マイクロコンピュータ システム	23.
20.1 H 680 SBC	23
20.2 H 680 TR 01	23
21 68000 マイクロコンピュータ開発支援装置	23.
21.1 H 680 SD 300 のハードウェアの概要	
21.1.1 システム構成	
21.1.2 システムの機能概要	23
21.1.3 システムの拡張性	
21.2 ソフトウェア構成	24
21.3 HD 680 SD 300 の使い方	
21.3.1 入出力機器の指定	
21.3.2 システムの動作モード	24
21.3.3 ソフトウェアの開発手順	24
22 サポートソフトウェア	24.
22.1 FDOS (Floppy Disk Operating System)	24.
22.2 EMS (Executive Monitor System)	
22.3 CRT エディタ2	
22.4 リンケージ エディタ	
22.5 マクロアセンブラ	
22.6 FORTRAN	
22.7 PASCAL2	
22.8 × - × PL/H2	5
付 録	
索 引	62

えが

1.1 マイクロコンピュータの進歩

マイクロコンピュータ 4004 が発表されてから、すでに 10 年が過ぎた、この間、LSI 技 術の進歩,特に MOS-LSI の高集積化,高性能化はマイクロコンピュータの機能,性能を 大きく発展させた。 図1.1は10年間のマイクロコンピュータの進歩を、1個のチップ上 に集積化された回路規模すなわち MOS トランジスタの数で示したものである。初期のマ イクロコンピュータ 4004 は、アルミゲートの P チャネル構造の MOS.ISI 技術で実現ま れていた。この LSI 技術は、 集積度も低く、 トランジスタの動作速度も遅かったので、 内部の海質データのビット幅を4ビットとして同路規模を小形化し、また命令率行時間も 数十 us という低性能なマイクロコンピュータであった。

マイクロコンピュータの性能を飛躍的に改善するきっかけとなったのは、シリコン ゲー



トの N チャネル構造 MOS-LSI 技術の出現であった. この技術に より、内部演算データのビット幅 が8ビット、命令実行時間が数 vs というマイクロコンピュータが実 現できた、6800、8080、 Z-80 た どが代表的な機種として広く用い られている.

一方この時期に、演算回路、メ モリ、入出力回路を1個のチップ 上に含んだ4ビットシングルチ ップ マイクロコンピュー タが現 れてきた。このマイクロコンピュータは、演算性能は比較的低いが、チップ上に多くの機能を塗り込んだLSI である。このようにマイクロコンピュータは、6800 のような液性能 マルチチップ マイクロコンピュータと TMS-1000 のような多機能シングルチップ マイクロコンピュータの 2 低化の傾向が現れてきた。これらは産業界のあらゆる分野で使用され、マイクロコンピュータの普及の後を深いたといえる。

LSI 技術の最近の進歩により、LSI 内部の配線の敷小幅は3ヵm にまで散網化できるようになった。その結果さらに数倍・十数倍の集積度、スピードの向比を図れるようになった。このような LSI 技術を用いることによって16 ビットの演算データ幅をもも、性能、規模で従来のミニコンピュータに国防するようなマイクロコンピュータが実現できるようになった。十で世世の中で使用されている16 ビットマイクロコンピュータの代表的なものとしては、6800、6800、8000、5000があげられる。

16 ビットマイクロコンピュータは、性能、回路規模のみでなく、コンピュータ アーキ テクチャも、8 ビット時代のものに比べ大きく進歩している。

これらの特徴のいくつかを以下に示す.

a. メモリアドレス空間の拡大 1メガバイト以上のメモリアドレス空間をもっている。その結果、より複雑、大規模なプログラムが搭載され、主に高級言語によるプログラム開発が行われるようになる。

b. パフォーマンスの向上

- (1) データ転送,演算の高速化のために、内部データ処理は最大32ビット単位で行われる。
- (2) クロックの高速化とパイプライン方式などの先行制御を行っている.
- (3) 乗算,除算,ストリング処理,ビット処理などの多機能命令の強化を図っている。
- (4) アドレス形式の種類の増加と多機能化により、命令のスループットを向上させている。
- (5) レジスタおよびスタックの機能の向上、数の増加により、処理効率を向上させている。

c. アーキテクチャの向上

- (1) マイクロプログラミング制御方式、モジュール構造化等の設計技術を導入している。
- (2) マルチプロセッサ システムを可能とするような命令、制御信号などを設けてい

る.

(3) より大規模なシステムを効率良く動作させるために、非同期パスインターフェイスをもっている。

1.2 68000 の 概 要

16 ビットマイタョコンピュータ 68000 は、3,mm 加工のシリコン ゲート ドオ・ネル MOS 技術を用いて実現され、6.44 mm×7.26 mm のシリコン ゲップ上に約68000 間のトッシンスタを含んでいる、初期の8 ビットマイク pa コンピュータ 6800 と比べると、その性能、回路規則は四 1.2 にディナように大幅に向上してしいる。性能では約10 倍、回路規模では約15 倍となっている。さらに LSI 技術の進歩を十分に活用することによって、将来に向けた新しいマイタロコンピュータ アーキテクチャの導入を図っている。6960 との共通性はない、その結果、 旧 LSI 技術によって実現された8 ピットマイクロコンピュータのアーキァクチャとどらわれることなく、新新なアーキアタチャを導入することが可能となった。68000 は、栽析の半部体技術、回路技術、計算機技術を駆使し、最高の性能と素軟化、個質性、使いやするとポルモワートれたマイクロコンピュータといえる。さらに、それは評案の 32 ピットマイクロコンピューターの発展を考慮した構造をもつ 16 ピットマイクロコンピューターの発展を考慮した構造をもつ 16 ピットマイクロコンピューターの発展を考慮した構造をもつ 16 ピットマイクロコンピュータである。

その特徴の概要は次のとおりである。




図 1.2 マイクロプロセッサ の件能比較

- (1) 一貫性と規則性をもったアーキテクチャ
- (2) 多機能,高性能なプロセッサ構造
- (3) 効率的なプログラミング手法のサポート
- (4) ソフトウェアの信頼性向上
- (5) 高機能な例外処理
- (6) マルチプロセッサ用機能
- (7) 多機能インターフェイス

本動は田福に分れている。 I 編では、68000 のハードウェアについて述べる。 そこで は、アーキテクチャ、インターフェイス信号、アドレス方式、命令、例外処理。 周辺デバ イスとのインターフェイス。68000 周辺 LSI について記述している。 ここで使用している 用語等は、報力モトローラ社あるいは白立製作所の説明報と同じた広るように努めた。

II編では、68000のソフトウェアについて述べる。そこでは、アセンブラ、各命令タル 一プの評細な説明、新込み規則などを述べる。各命令の説明時に、必要に応じて短いプロ グロをかげているが、最後に命令の使い方をより理解してもらうために、6種のプ ログラム例をかけない。

Ⅲ間はサポートシステムである。ハードウェアおよびソフトウェアのサポートシステムについて述べる。紙面の部合で、評価な説別は創度した。ハードウェアサポートシステムは日立製作所の製品について紹介する。ソフトウェアサポートシステムも、日立製作所から提供されているものを紹介した。16 ビットマイタロコンビュータシステムにおいて、今後述え重要となるオペレーティングンステムについては、本マイクロコンビュータシリーズの別版として発刊されることを開待して、本書ではよれていない。

付録として, アドレス形式。および命令一覧表を載せ, 本文理解の一助となるよう配慮 してある。

2 68000 のアーキテクチャ

マイクロプロセッサ 68000 は、最新の VLSI (Very Large Scale Integrated Circuit) 技術と計算機技術により、高密度、高速性、高いフレキンビリティ、信頼性および使いや すさを実現した高性能 16 ビットマイクロプロセッサである。そのアーキテクチャは、マ イクロプログラム制御方式の導入による新新な LSI 構造を有するとともに、将来の32 ビ ットマイクロプロセッサへの展開と考慮したものとなっている。

2.1 アーキテクチャの特徴

本節では、68000 MPU (Micro-Processing Unit) のアーキテクチャの特徴について簡単 にふれるが、その評細説明は、本章の次節以後および3章以後で行うこととする。

68000 アーキテクチャの特徴は次のとおりである.

- (1) レジスタが多く、使いやすい.
 - 32 ビットの多機能レジスタを 17 個もつ、そのうち8 個はデータ用、9 個はアドレス用である、9 個のアドレス用のレジスタのうち2 個はシステム スタック ポインタとして使用する。
- (2) アドレス空間が広い.
 - 16 メガバイトの物理(フィジカル)アドレス空間をもつ*. さらに 64 メガバイトまでアドレス空間を広げる手段を有する.
- (3)命令は、レギュラな体系で構成され、機能が豊富である。 56種の基本命令をもち、高級言語をサポートする命令を含む。

[†] 物理アドレスは、ハードウェアで定まるアドレスと定義する。これに対し論理アドレスは、ソフトウェア上で定義しているアドレスである。

- (4) アドレス形式が強力である.
 - 6種の基本モードがあり、そのなかに計14種のパリエーションをもつ。
- (5) 種々のタイプのデータの演算が可能である。
 - 1, 4, 8, 16, 32各ビット長のデータを扱える.
- (6) 強力なペクタ割込み機能をもつ.
- (7) マルチプロセッサシステム用のハードウェア、ソフトウェア制御機能をもつ。
- (8) スループットの高いパス インターフェイスをもつ.

同期および非同期方式のバス インターフェイス をもつ。 アドレス バスは 24 ビット, データ バスは 16 ビットで構成されておりマルチブレックスされていない。 また8 ビットマイクロプロセッサの周辺 LSI と直結できる。

(9) システムの信頼性向上、およびテスト効率向上を図る機能をもつ。

プログラム実行状態をスーパパイザ状態とユーザ状態に分け、システムの信頼性向 上を図っている。またトラップ、トレース機能を有し、システムのテスト効率を向 トネサている。


(10) メモリマップドI/O方式である。

周辺 LSI などに対しても、すべてのメモリ アクセス命令を有効に使用できる。

以上のように、68000 はミニコンピュータおよび大形コンピュータのアーキテクチャの 設計思想を取り入れており、広い分野への応用を可能とするような、フレキンブルで、汎 用的な構造を有している。

2.2 プロセッサの内部構造

68000は、以下に述べるようなマイクロプログラム制御方式を取り込んだ新しいタイプ
の VLSI アーキテクチャをもっている。 図2.1に示すように、内部は大きく実行ニーットと命句制御部に分けられる、実行ニーットは、レジスタと演算細路で構成されている。
これは、データおよびアドレスの演算を行う部分である。実行ニーットでは、アドレスおよびデータ用の2個の16ビット側のバスで各部を結合している。各バスごとに並列にデータを返送ができるので、LSI 内部での各・レンスタ、演算回路間のデータ転送、演算の効率が向上する、バス構造のもう1つの特徴は、各バス上の2箇所にスイッチがある点である。
これらのスイッケを制御することにより、互いに独立したセクションとしてバスを分離できる、分離された各センタョン経に上位フード、下位ワードの転送を同時に行うことができる。



ALU:算術・論理演算ユニット

図 2.1 68000 の内部構造

きるため、内部のデータ転送効率を向上させることができる。さらに、3個の演算制御ユニットでは、アドレス演算およびデータ演算が並列に行われる。

特に拡張ファンタションユニットは、32 ビット演算のためのシフト機能、ビット操作 機能などの特別な論理操作を行い、ALU (Arithmetic Logic Unit) を補充する。以上の 実行ユニットに隣接して、以下に説明する制御用の各ブロックが配置されている。

6800の動詞は、前途したよりにマイタロプログラム朝鮮方式を採用している。マイタロプログラム朝鮮方式は、規則的なメモリ構造を利用して複雑な前側回路を実現できることが特徴である。また VLSI チップの開発時に、マイクロプログラム用メモリの書換えにより創削シーケンスが容易に設定でき、フレキシビリティに富むため、複雑な VLSI チップの設計法としてよく使われている。次に、このマイクロプログラムの動作を順単に裁別する。

オペレーション コードは LSI チップの外部のメモリから入力され命令レジスタに取り

込まれた後、図2.1に示されているように、命令デコーダで解読される。その結果、実行 ユニットへはレジスタおよびファンクションの選択信号が出力され、マイクロ制御メモリ へはマイクロ命令シーケンス記動のためのアドレスが出力される。 68000 のマイクロプロ グラム制御方式の特徴は、1個の LSI チップに全機能を効率良く集積化するために、2 レ ベルの制御機浩を採用1.制御用メモリのサイズの小形化を図っていることである。第1の レベルは、ビット幅の短いマイクロ制御命令とよばれる命令形式で、複雑なブランチ能力 により、マイクロプログラムのシーケンスを制御する。第2のレベルは、ビット幅の広い ナノ制御命令とよばれる命令形式で、実行ユニットの動作を制御する。これらの制御シー ケンスは、図2.1に示すように、それぞれ別のメモリ (ROM: Read Only Memory) に 即情されている。 ISI 外部から取り込んだ命令によりマイクロ制御命令のシーケンスが起 動されると、まずマイクロ制御命令からナノ制御メモリのアドレスが出力される。その出 カアドレスによりナノ制御命令が読み出される。このナノ制御命令が直接に宝行ユニット を制御することとなる.

2.3 レジスタの構成

図2.2は、68000のレジスタ構成を示す、68000のレジスタは8個のデータレジスタ



図 2.2 レジスタ構治

(D0~D7), 7個のアドレス レジスタ (A0~A6), 2個のシステムスタック ポインタ. 1個のプログラム カウンタおよび 1個のステータス レジスタで構成される。

68000 は、構造的に統一性の高い16ビットのマイクロプロセッサである。特にレジス タ、データに関して次のような特徴をもつ。

- (1) データ レジスタは完全に対称である。 すなわちどのデータ レジスタも、 オペレ ーションのオペランド (許されるアドレス形式内で) となり得る.
- (2) すべてのデータ レジスタとメモリ内のデータは、ビット (1ビット)、ディジッ ト (4ビット), バイト (8ビット), ワード (16ビット) およびロングワード (32ビッ ト)の演算が可能である。
- (3) バイト、ワード、ロングワードの各オペランドは、整数演算を受ける。オペラン ドサイズは命令によって指定される。
- (4) すべてのアドレス レジスタは、データをアドレッシングするために同等に使うこ とができる.
 - (5) アドレス レジスタのデータは、ワード、ロング ワードのアドレス油算ができる. 各レジスタ群について、以下に説明する。

9.3.1 データレジスタ (D0~D7)

8個のデータ レジスタはそれぞれ 32 ビットの構成である。 オペランドの指定により。 これらかパイト レジスタ、ワード レジスタ、ロング ワード レジスタとして扱うことがで きる.

図2.2に示すように、バイトの場合は下位8ビット、ワードの場合は下位16ビット。 ロングワードの場合は32ビット全体を用いる. LSB (Least Significant Bit; 最下位ビッ ト) はビット番号 0. MSB (Most Significant Bit; 最上位ビット) はビット番号 31 とし て表される。 データ レジスタがバイト およびワード オペレーションのデスティネーショ ンオペランドとして用いられるときは、下位部のみ変化し、残りの上位部は変化しな wt.

2.3.2 アドレスレジスタ (A0~A6), システムスタックポインタ (A7)

アドレス レジスタとシステムスタック ポインタは32 ピット長で構成されている。これ らはバイト サイズで用いることはできない。 したがってアドレス レジスタがオ ベレーシ

[†] MOVEO, MOVEM 命令は例外

11

ョンのソース オペランドとして用いられると きは、オペレーション サイズに応じて下位 のワードか、 ロング ワードがオペランドとして用いられる. アドレス レジスタがデステ ィネーション オペランドとして用いられるときは、 オペレーション サイズに関係なく, そのレジスタの全ビットが影響を受ける。オペレーションサイズがワードならば、オペラ ンドは演算実行前に、その15ビット目(符号ビット)が16ビットから31ビットまでの 上位の全ビットに自動的にコピーされ演算される (符号拡張: 12.1 節で述べる).

かおデータ レジスタ、アドレス レジスタは、 共にインデックス レジスタとして用いる ことも可能である.


A7はアドレス レジスタとして用いられるのみでなく, システム スタック ボインタに もなっている。ここでスタック†とは、データの後入れ、先出し(Last-In-First-Out)リ スト機造のレジスタ群 (メモリ) のことである。 A7 は割込みのときなど、システムスタ "クポインタとしてプロセッサが自動的に内容を変化させる場合があるので、プログラム スタック ポインタとして使用するときには注意しなければならない。 A7 をシステム ス タクッ ポインタとして用いるときには、アドレスを自動的に増加して、新しいメモリ アド レスにデータ(戻り番地、例外処理時の退避データ等)を書き込んだり、自動的に減少して、 すでにデータが書き込まれているアドレスからデータを読み出したりする機能をもつ.

スタックポインタは、図2.2のA7に示すように、ユーザ状態のときと、スーパバイザ 状態のときで、自動的に切り換えて使用される. すなわち A7のレジスタは、 ニーザ ブ ログラム状態のときは、ユーザ システム スタック ポインタ (USP) となり、スーパバイ ザ プログラム状態のときは、スーパバイザ システム スタック ポインタ (SSP) となる. 68000 がスーパバイザ状態であるとき。A7 のレジスタがスーパバイザ システム スタック ポインタとなっているから、 ユーザ システム スタックポインタはアドレス レジスタトし て参照することはできない。また逆も同様である。

本書では A7をスタック ポインタとして用いるスタックと A0~A6 および A7をアドレス レ ジスタとして用いるスタックを次のように区別することとする。

^{† 68000}のマニュアル等では、システムスタックとユーザスタックという各所で2つのタイプのス タックを定義している。後者はアドレス レジスタ A0~A6 および A7 を用い、命令のアドレス レ ジスタ間接モードのポストインク リ メン ト (実行後アドレス レジスタに 1 を加える) およびプリ デクリメント (実行前にアドレス レジスタから 1を減ずる) の各操作を行う ことにより、プログラ ム的にスタックを構成するものである、これに関しては 12章でプログラムの一例として示す。

^{...,} ァーここすら. ジステムスタック (A7を用いる) (スーパパイザシステム スタック スタック(ru ゲラム スタック(Α 0~Α 6 および A7を用いる. ただし A7 はシステム スタッ クレ1. て用いるのでユーザは使用をさけたほうがよい)



(a) ユーザ システム スタック (S=0) (b) スーパパイザ システム スタック (S=1) (サブルーチン ジャンプの退避例) (割込み時の退避例)

図 23 システムスタック

これらのシステム スタック ポインタにより, 図 2.3 に示すようなユーザ システムスタック (S=1のとき) とスーパバイザ システム スタック (S=1のとき) を実現できる。

図2.3 に示すように、これら2つのシステム スタックはメモリ アドレスの大きい方か ら小さい方へ間に使用される、すなわちシステム スタックにデータがブッシュされると スタック ポインタは強調され、システム スタックよりデータが取り出されるとスタック ポインタは増加する。

サブルーチン呼出しの際は、プログラムカウンタがアクティブなシステムスタックに 退避され、リターン時にアクティブなシステムスタックから復帰される。一方トラップ処 理、制込み処理などの例外処理が起動されるとスーパバイギ状態となり、プログラムカウ ンタ、ステータスレジスタなどをスーパバイギシステムスタックへ退避する。

システム スタックへの退避情報についての詳細は8章にて説明する.

システムスタック上のデータ配列を適切に行うために、システムスタックに対する データエントリのアドレスはワードの境界に限定され、データは常にワードの境界単位で格納される。

[†] S は後述するステータス レジスタ内のフラグである。

2.3.3 プログラム カウンタ (PC)

68000 は 32 ビットのブロックムカウンタをもっか、現在はその下位 34 ビットの表を LSI チップ外に出力している。したがって生成できるアドレスは、16 進表示で \$000000 から \$FFFFFF (10 進表示では、0から 16777215) の範囲となる。命令長が ワード単位であるため命令は偶数書地で示されるアドレスに格納されなければならない。このためプログラム カウンタには2万偶数 アドレスを設定しておくことが必要でもある。布数アドレスを設定した場合はアドレスニターが発生する。このプログラムカウンタの 1 ビットから 33 ビットがチップ外に出力され。 A1ーA23 のアドレスバスとなっている。

2.3.4 ステータスレジスタ

ステータス レジスタは図2.4に示すように、16 ビットで構成され、 ユーザ バイトとシ ステム バイトに分けられている。図2.4にステータス レジスタのビット構成を示す。




図 2.4 ステータス レジスタ

られている.

a. ユーザバイト
 ユーザバイトには、キャリィ(C)、オーバフロー(V)、ゼロ(Z)、ネガティブ(N)、エクステンド(X)のコンディションコードフラグが割り当て

- b. システム バイト システム バイトは、次の3種のフラグで構成される。
- (i) 割込みマスク(10~12) 3ビットで、現在実行中のプログラムの優先順位(プライオリティレベル:0~7)を指定する。ここで示されたレベルと同じかまたは低いレベルの部込み要素は受け付けられない。ただしレベル7の額込みは常に受け付けられる。
- (ii) スーパバイザ状態フラケ(S) 実行プログラムがスーペバイザ状態(S=1)であるか、ユーザ状態(S=0)であるかを示す。
- (iii) トレースモードフラグ(T) 本ビットが"1"にセットされていると、命令実行ごとにトレース例外処理を行う。すなわち命令を実行するたびにスーパバイザ状態に入

り、ユーザのトレース サービス ルーチンヘジャンプする.

2.4 データの構成

2.4.1 メモリ内のデータの構成


68000のシステムにおけるメモリ内のワードおよびバイト構成を図2.5に示す、1 ワードを構成する 2 パイトのうち、上位パイトのフドレスはワードデータのアドレスと同じ偏数アドレスとなっている。下位パイトはフードデータのアドレスより1だけ大きい奇数アドレスになっている。これらパイトデータは個別にフタセスすることができる。



図 2.5 メモリのワード/バイト構成

命令 (1ワード以上で構成される) および複数パイト (ワード, ロングワード) データ は、ワードの境界ごと (偶数アドレス) にアクセスされる。 ロングワード データが偶数 アドレス n に格納されていると、次のデータはアドレス n+4 に格納されることとなる。

88000は、ビット データおよび8 ビット、18 ビット、32 ビットの重数 データ、たらび に 32 ビットのアドレス データ、2進化10 進数 (BCD: Binary Coded Decimal) 表現の データの演算を行う。 これら各形のデータがメモリ内に結結されるときのアドレス配置 を図 2.6 に示す。 図中でヘッチした部分が命令によって演算される単位である。 2進化 10 進数 データは 1. バイトの中に 2 ディジット (1 ディジット: 4 ビットで構成される)を 含むように構成されている。 10 進演算はバイト単位で行われるので、2 ディジット分を同 時に関係する。



MSB: Most Significant Bit, LSB: Least Significant Bit MSD: Most Significant Digit, LSD: Least Significant Digit 図 2.6 メモリ内の演算データの構成

949 整数テータの表現形式

68000では2値数、2進化10進数および2の補数表現による2進数のデータ形式を扱う。 こで2の輸散表現について説明する、パイト、ワード、ロングワードの服数を2の補数 (2% Complement) 表現で表すと図2.7のようになる。各サイズのデータは、最上化ビッ トに符号ビットを配置している。したがってパイトデータは - 128 (880)~+127 (87 FP)、 ワード データは一32 768 (\$8000)~+32 767 (\$7 FFF)、ロングワードは - 2147 483 648 (\$80000000)~+2147 483 647 (\$7 FFFFFFF) の範囲のデータを表現できる。

68000 では、バイトからワードまたはロングワードへ、ワードからロングワードへとデ




図 2.7 整数データの表現形式(2の補数表現の場合)




図 2.8 符号拡張 (バイト→ロング ワードの例)

ータサイズを拡張できる。このときの整数データの符号の統一を図るために、符号拡張機能をもっている。

データ サイズの拡張時における符号拡張機能について図2.8に示す。この図ではバイト データからロングワードデータへの拡張の例を示す。符号拡張を行うには、ソース デー タの符号ビットの内容が、そのビット番号より大きなビット位置にコピーされる。符号ビ ット以外の各ビットの内容はそれぞれの対応したビット番号の位置へ移る。この符号拡張 は各データの頻算の前に実行される。

アドレス レジスタがデスティネーション レジスタとして指定される場合は、常に符号 拡張が行われる。

データ レジスタがデスティネーション レジスタとして指定される場合は、MOVEQ および MOVEM の命令を実行したときのみ符号拡張が行われる。

2.5 基本システム構成と動作

2.5.1 入出力インターフェイスの構成と特徴

68000 の LSI チャブは、 図 2.9 に示すようた 64 ピンのデュアル イン ライン (Dual In Line) 形のパッケージに搭載されている。本章では入出力インターフェイスの構成の概要 と特徴について述べる.

非同期パラレルパス非同期バス制御ラ インには、アドレスストロープ (AS), リード/ライ ト制御 (R/W), 上位データストローブ (UDS), 下位データストローブ (LDS) およびデータアク ノレッジ (DTACK) がある。これらの制御信号に よって、メモリ、周辺 LSI などデータ アクセス時 間の異なる外部デバイスとのデータ転送効率を向上 させる、68000 MPU はメモリ、周辺 LSI との間で データを転送を行りときに、相手からデータ転送が 完了することを知らせる信号(DTACK)を入力す ることによって、データ転送サイクルを終了させ る.

b. マルチプロセッサ用のバス インターフェイ ス 同一バス上にバスを支配できるデバイス (バ スマスタ)が複数個存在する場合(たとえば複数個 の MPU または DMAC)。そのバスの支配権のや カトカが、バス要求 (BR)、バス グラント (BG)



バス グラント アクノレッジ (BGACK) 信号によって、ハンドシェーキング方式 で行わ れる. この一連の動作がバス アービトレーションとよばれる。


e. 非マルチプレックス バス マイクロプロセッサのような LSI では、 パッケージ のピン数の制約から、1本の入出力信号線に複数の機能をもたせる場合がある。特にメモ リのアドレス空間を広くとるために、アドレスとデータを時分割で同一バス上にのせる方 法が採用されることがある。しかしこの方法ではデータの転送効率を低下させる欠点があ るため、68000 では23 ビットのアドレスバス A1~A23 と UDS、LDS 信号および16 ビ ットの双方向データ バス ${
m D0{\sim}D15}$ を別々に設けている。 これによって高速なバス サイクルを実現している。

- d. メモリマップド I/O メモリ、周辺 ISI などのすべての外部デバイスを単一バス上に結合し、コミュニケーションを行う、 すなわち間ーメモリアドレス空間に、メモリ、周辺 ISI に対しても、68000 のすべての合金、アドレス形式が有効に利用できる。
- e. 優先數込み構造 68000には3本(IPL0、IPL1、IPL2)の割込み領導入力がある。これは割込みを要求するデバイスからの優先レベルをコード化した人力信号である。 レベルのは割込み要求のないことを示し、レベル7が最優先のノンマスカブル割込み要求であることを示す。

この入力割込みレベルが、内部のステータス レジスタ† に格納されている割込みマスタ レベルと比較され、それ以下のときは割込みは受け付けられない。

- f. 8 ピットマイクロコンピュータ 6800 ファミリの LSI と直轄できるパスインターフェイス 68000 は上記神間期パスインターフェイスのほかに、同期次のパスインターフェイス制御階号線をもつ、図2.9 のイネーブル (E)、パリッド パッド パッド アドレス (VMA)、パリッド パリフェラル アドレス (VPA) およびリード/ライト 制 前 (R/W) を同期ポインターフェイスもつために用いる。これによって6800の のシステムに同期次のパスインターフェイスをもつ8 ピット マイタロプロセット6800 の周辺 LSI (FIA, PTM, FFDC, CRTC, ACIA, SSDA, ADLC, GPIA %) を利用することができる。
- g、メモリマネージメント機能 3本のブロセッサステータス信号線 (FCG, FC), FC2) を介して、プロセッサのプログラム 実行状態を知ることができる。これを用いて メモリ空間にユーザデータ、ユーザブログラム、スーパイザデータ、スールパイザブ ログラム領域を別々に設けることができる。その結果アドレス空間を64メガバイト (16 メガバイト4セグメンド) にまで拡張できる。これらの信号線を使りことによって、メモ リ管理ニュット MMU (Memory Management Unit) によるメモリ保護。アドレスマッ ビング等を行うことができる。
- h. バスエラー入力信号 入力信号 BERR はバスエラー発生を示す入力で、不応答 デバイス、不当メモリアクセス、割込みベクタ番号取込み不良などを 68000 に知らせる

[†] 割込み制御入力は負輪型であるが、内部のステータスレジスタの情報は正論理で表されている。



のに有効である。この信号によってバスサイクルを終了させ68000は例外処理の実行に遷

252 基本動作サイクル

締結構成

68000 のサイクル タイムは次のように分けられる。

移する、図2.10は、68000の基本システムの接続構成を示す。

- a. クロックサイクル 入力クロックの周期である。そのクロックバルスの立上り エッジから次のクロックパルスの立上りエッジまでの時間である。
- b. バスサイクル バイト, ワード データの読出し、書込みを行うのに必要なタイ ミングシーケンス全体である。 4クロック サイクルで最小バス サイクルが構成される。 非同期バスインターフェイスで DTACK 信号が遅れて入力されるときは、本バスサイク ルは 4+n クロックの形で延長される。
- c. 命令サイクル 1命令を実行するのに必要たタイミングシーケンスである。一般 に複数のバスサイクルによって構成される。 各命令の実行時間は、 上記クロック サイク ルの数で示される.

2.5.3 命令プリフェッチ機能

68000 は高速性を実現するために命令ブリェッチ(命令の先取り)とよばれる機能を有 する。この機能はある命令を実行中に次の命令を MPU 中に取り込むもので、命令フェッ すに要する時間を見掛上節約できるという利点がある。68000 はこの機能を実現するため。




図 2.11 命令プリフェッチ用レジスタ群

に図2.11 に示すような3 ***ロッシスタを有している。現在実行中の命 令コードは IR (Instruction Register)にセットされ、命令がデコード されたのち。IRD (Instruction Decoder) に移される。命令が IRD に 移されると次に実行される命令が IRC から IR に移されず。一ドの間 がを待つ、原列として IR、IRC (Instruction Cashe) には於に挙行れる。


る命令の第1ワード目が各々セットされる。命令の第2ワード目からの拡張部分はEDB (Entry Data Bus) にセットされる。このように、ブリフェッチ用の特別なレジスタを有 することにより次に実行される命令の全体または一部を先取りし、実効的に命令フェッチ 時間を節むし得るだけでなく、IRD を設けることにより次の命令のデコードを早期に開 動し海底化を図ることが可能となる。

ンングルワードの分核命令 (Boc, DBcc, MP 命令等)を実行したとき、分核が行われる場合は、プログラムの混れが飛ぶために、あらかじめフェッチ済の次のアドレスの命令ワードは不要となる。そのとき、新たに2ワードの命令をフェッチされるため、れる。68000では前の命令実行終了までに2ワードがプリフェッチされるため、アドレス空間の裁核の1ワードにシングルワードの分岐命令などを配置しておくと、前の命令の実行中に行われる命令のエッチ動作でアドレスエラーを発生するので建設が必要である。

954 基本命令シーケンス

図 2.12 に 68000 の基本命令シーケンスの一例を示す、前項で述べた ブリフェッチ機能 を有しているために、各令令の契行時には、引き続いて行われる命令列の 2 ワード分がメモリから MPU 内に取り込まれる。 図にハッチで示したバスサイタルは MPU の前算結果の アード データをメモリへ転送するサイタルである。 条件 ブランチ命令 (Bcc) を実行するときは、2 クェックの区間で条件判定を行う。 この間はデータ バスは使用されない、制節で述べたように分数値が行われるときは、前のサイクルでフェッチされた命令ワードは 物でられ、分様やの新命令を 2 ワードフェッチする。

分岐命令で分岐したときは新たに命令を2ワードフェッチするが、それ以外の通常命令



では、その命令自身のワード数分だけ新しい命令ワードをフェッチするようなシーケンス をもっている。

この章では 68000 のインターフェイス信号の機能について説明し、次に、それらの信号の基本動作であるパス オペレーションの種類とタイミングについて述べる。

3.1 インターフェイス信号

68000のインターフェイス信号は図3.1に示すようなグループに機能的分類をすること ができる。以下に各機能グループごとに信号の説明を行う。

3.1.1 アドレス バス、データ バス

a. アドレスバス (A1~A23) [出力] 68000 のアドレスバスは23 ビットで構成 され、8メガワード (16 MByte) のデータを直接にアドレッシングすることができる. ア




図 3.1 信号の機能グループによる分類

ドレス・スは東方向性のカリーステート・ススで、朝込み サイクルを除く、ベスオペレーション サイクルに対してアドレスを供給する。ここで供給されるアドレスはワードデータ (16 ビット)をアクセスするためのもので、パイト データ (8 ビット)をアクレスするためのは、 8000 におけるアドレス付けはパイトを単位として行われ、プロセッサ内部には A0 のアドレスが存在する。 A0 のアドレスは直接に比外部に出力されていたいが、プロセッサがパイトデータをアクセスするときには A0 の値に応じ上位データストローブ (LDS)が出力される。 とれについては後の3.1.2 項。 で述べる。

アドレスパスは、前込みサイクルのときには別の意味をもつ、すなわち、前込みアタノ レッシ サイクルではアドレスパスの A1、A2、A3からはどのレベルの前込みがサービ スされているかについての情報が供給される。たね、アドレスパス A4~A23 はこのとき すべて "High" とべんにセットまれる。

b. テータパス ($(\text{DO} \sim D \text{If})$ [入出力] データパスは16ビットの双方向性のスリーステートパスで、プロセッサが外部のデバイス (メモリや周辺装置)とデータの観受を行うための汎用のデータ通信器である、データ投受はワード長 ($(\text{If} \ \text{U} \ \text{F})$ またはパイト 長 ($(\text{S} \ \text{U} \ \text{F})$) のいずまでも可能である。

データ バスを介してプロセッサと外部デバイスの間で接受されるデータは、通常、プロ セッサを動作させるための命令およびデータである。ただし制込みアクノレッジ サイクル のときだけは、外部デバイスからプロセッサに対して例外ベクタ番号が振びされる(プロ セッサはこのときにバストに乗っているデータを例外ベクタ番号として処理さる)。

3.1.2 非同期バス制御信号

以下の信号はプロセッサが外部デバイスとデータの授受を非同期的に行うための信号で ある。

- a. アドレスストローブ (AS) [出力] アドレス ストローブ はアドレス バスに有 効なアドレスが出力されていることを示す信号である.
- b. リード/ライト (R/W) [出力] この信号はデータ バス上のデータ転送がリード サイクルなのかライト サイクルなのかを定める。 すなわち、R/W="High" のときリード サイクル、R/W="Low" のときライト サイクルである。
- e. 上位データストローブ、下位データストローブ (UDS, LDS) [出力] データストローブ(G号はプロセッサがデータバス上のデータを読み取るタイミングまたはデー

タバス上ペデータを出力するタイミングを示すものである。データストローブ信号は本 来は1本だけでもすむが、68000の場合は『DB、『DS と2本用意することにより、メモ リのワードだけでなくバイトごとのリード/ライトオペレーションが可能となっている。 表3.1に『DB、『DB の働きを示す、この表からわかるよりに、『DB、『DB がご

表3.1に $\overline{\text{UDS}}$, $\overline{\text{LDS}}$ の働きを示す。この表からわかるように、 $\overline{\text{UDS}}$, $\overline{\text{LDS}}$ がインア クティブ[†]であるかぎりリード/ライトオペレーションは行われない。また、ワードのリー ド/ライトオペレーションでは $\overline{\text{LDS}}$, $\overline{\text{LDS}}$ のいずれもがフャートされ、バイトのリード/ ライトオペレーションでは内部のアドレス AO の "Low"、"High" に対応して、それぞれ $\overline{\text{UDS}}$, $\overline{\text{LDS}}$ の一方だけがフャートされる。

4K 0.1 7 7 7 7 7 7 7 7 7 7 7 7 7 10 10 10 10 10 10 10 10 10 10 10 10 10									
R/\overline{W}	UDS	LDS	A 0	D8~D15	D0~D7	オペレーション			
_	High	High	_	******	esest1	No operation			
High	Low	Low	_	D8~D15	D0~D7	ワード リード			
High	High	Low	High	******1	D0~D7	下位バイトリード			
High	Low	High	Low	D8~D15	******1	上位バイトリード			
Low	Low	Low	-	D8~D15	D0~D7	ワード ライト			
Low	High	Low	High	D0~D7 ^{†2}	D0~D7	下位パイトライト			
Low	Low	High	Low	D8~D15	D8~D15 ^{†3}	上位パイトライト			

表 3.1 データ バスのデータ ストローブ制御

24

^{†1 ****} は無効データ

^{†2} D8~D15には D0~D7と同じ内容が出力される。

^{†3} 現状の 68000 では D0~D7には D8~D15 と同じ内容が出力される。

^{↑ 68000} のマニュアルには、信号がアクティブまたは真 (true) で あることを示すためにアサート (Assert) という音楽と用い、インアクテクブ (Kitc)増削 かめ (False) で あることを示すために ネゲート (Negato) という言葉を用いている。しかしま書では従来からの間からみて、アクティ ブーイ・インアクティブの方が、合号や可圧の"1-00"、"High" のいかんにかかわらず、実際の動作 をよく実践していると考えられる場合は、接参の間路を中は、

データ転送を可能にしているのは、この DTACK 信号である.

3.1.3 バス アービトレーション制御信号

以下の3つの信号は、プロセッサも含めて2つ以上のバスマスタになり得るデバイスが 存在するときに、どのデバイスがバスマスタになるかを決定するのに必要な信号である。

- a. バス要求 (BR) [入力] この信号は、外部デバイスがバスマスタになることを プロセッサに要求する信号である。この信号の入力端子には、バスマスタとなり得るすべ てのデバイスからの信号のワイヤドオアがとられたものが入力される。
- b. バスグラント (BG) [出力] この信号は、プロセッサが他のすべてのバスマスタとなり得るデバイスに対してバスの解放を行うことを示す信号である。バスの解放はそのとき実行中のバスサイクルが終了した時点で行われる。
- c. パスグラント アクノレッジ (BGACK) [入力] この信号は、外部のデバイス がバスマスタになったことを示す入力信号である。外部デバイスは以下の4つの条件を検 出するまではこの信号をアサートしてはならない。
 - (1) バス グラント信号 (BG) を受信すること
- (2) アドレスストローブ信号 (AS) が休止状態 (インアクティブ) であること。 つまり、プロセッサがバスを使用していないこと
- (3) データ転送アクノレッジ信号 (DTACK) が休止状態であること. つまり, メモリまたは入出力デバイスがバスを使用していないこと
- (4) バスグラントアクノレッジ信号(BGACK)が休止状態であること。すなわち、 バスマスタ権をとっている外部デバイスが他に存在しないこと

3.1.4 割込み制御信号

触込み優先レベル (FPLの, IPLの, IPLの) [人力] これら3本の 触込み制御部号は 外部デバイイがプロセッサに対して制込み要求があることを示すために用いられる。外部 の制込みは3 ピットにエンコードして入力され、7レベルの制込みが可能である。制込み レベルは7が最も優先度が高く、1が最も優先度が低い。また0は制込みがないことを示 す。ここで、IPLのが最下位ビット (LEB)、IPL2 が最上位ビット(MSB) である。

3.1.5 システム制御信号

a. バスエラー (BERR) [入力] この入力信号は、現在実行中の命令サイクルで障

審が生じたことをプロセッサに知らせるための信号である。ここでいう障害とは次のよう なものである。

- (1) デバイスが応答しないとき
- (2) 割込みベクトル番号をとらえられないとき
- (3) 不正なアクセス要求がメモリ管理ユニット (MMU) によって検出されたとき
- (4) 他に応用システムに依存するいろいろなエラーが発生したとき
- b. リセット (RES) (入出力) この双方向信号線は、外部のリセット信号に応じて プロセッヤをリセットする働きをもっている。 すなわち、この個子に TLow? レベルが入 力されると、プロセッサはシステムイニシャライズ シレッシを開始する。また、プロ セッサの内部で RESET 命令が契行されると、この端子よりリセット信号が出力される。 すなわち、プロセッサは外部デバイスをリセットすることができる。ただしこの場合で セッサ自身の状態はリセットされない、なお、プロセッサおよび外部デバイスを含めた企 システスをリセットするには、リセットとホールト端子に同時に Low レベルを入力する の歌があス
- c. ホールト (HALT) [入出力] この双方向信号線へ外部から "Low" レベルを入 力すると、プロセッサは現在のパスサイタルを完了した時点で停止する。プロセッサが停 止すると、すべての制御信号は休止状態になり、データパスおよびアドレスパスはハイ インピーダンス状態になる。また、プロセッサが2重パス障害のような状態になったとき もプロセッサは停止し、このことを外界に知らせるため、この端子より "Low" レベルが 出力される。

3.1.6 6800 周辺 LSI 制御信号

以下の3つの信号線は、68000が6800の周辺 LSI を使用することを可能にするために 設けられたものである。

- a. イネーブル (E) [出力] この信号は 6800 周辺 LSI に共通なデータ転送の 同期 クロック信号である。 このクロックの馬期は 68000 の 10 クロック サイタルに等しく 6 ク ロックが "Low", 4 クロックが "High" という仕様になっている。
- b. パリッドペリフェラルアドレス (VFA) [人力] この信号はセレクトされたデバイスが6800 周辺 LSI であることをブロセッキに知らせるための信号である。プロセッサに工の信号を受けるとデータの転送をイネーブル信号 (E) に同期して行い、また、前込みをオートペクを組込み (2乗参照)で行うようになる。

c. バリッド メモリ アドレス (VMA) [出力] この出力信号は、アドレス バス上 に有効なアドレスが出力されていることを示す。 同時に、 VPA 入力に対す る広答である こと, すなわち, データ転送がイネーブルに同期して行われることを示す。

表 3.2 ファンクション コードとサイクル タイプ

FC2	FC1	FC0	Cycle Type
Low	Low	Low	(Undefined Reserved)
Low	Low	High	User Data
Low	High	Low	User Program
Low	High	High	(Undefined Reserved)
High	Low	Low	(Undefined Reserved)
High	Low	High	Supervisor Data
High	High	Low	Supervisor Program
High	High	High	Interrupt Acknowledge

表 3.3 信号のまとめ

信 号 名	ニモニック	入力/出力	アクティブ状態	スリー ステート
アドレスパス	A 1~A 23	出力	High	0
データ バス	D0~D16	入出力	High	0
アドレス ストロープ	ĀS	出力	Low	0
リード/ライト	R/W	出力	Read: High Write: Low	0
上位データ ストローブ, 下位データ ストローブ	UDS, LDS	出力	Low	0
データ転送アクノレッジ	DTACK	入力	Low	-
パス要求	BR	入力	Low	-
バスグラント	BG	出力	Low	-
バス グラント アクノレッジ	BGACK	入力	Low	-
割込み優先レベル	IPLO, IPL1, IPL2	入力	Low	-
パスエラー	BERR	入力	Low	-
リセット	RES	入出力	Low	オープンドレイン
ホールト	HALT	入出力	Low	オープン ドレイン
イネーブル	E	出力	High	-
バリッド メモリ アドレス	VMA	出力	Low	0
バリッド ベリフェラル アドレス	VPA	入力	Low	-
ファンクション コード	FC0, FC1, FC2	出力	High	0
クロック	CLK	入力	High	-
電 源 (5 V)	Vcc	入力	-	-
接 地 (0 V)	V_{88}	入力	_	-

注) 〇印はスリーステート信号であることを示す。

3.1.7 プロセッサステータス

ファングションコード (FCO, FCI, FC2) このファンタションコード出力は、表3.2に示すようにプロセッキのプログラム実行技態ならびにスモリ等のファセスの種類を示す。すなわち、ユーザモードかスーパパイザモードか、プログラムフェッチャイクルかが示される。さらに、これら3つの出力がすべて "Hight" レベルの場合はプロセッサが組込みを受け付けたこと (解込スアクノレッジ)を表す。

3.1.8 クロック (CLK)

3.1.9 信号のまとめ

表3.3に今まで述べてきた信号のまとめを示す。この歌には、信号名とそのニモニック、その信号の入出力の区別、アクティブ状態が"High" いべんなのか"Low" レベルなのかが記されている。 さらに、この表の右端には、その信号がスリーステートになり得るかどうかが示されている。

3.2 バスオペレーション

この節では 68000 のパネ オペレーションについ て説明する。パス オペレーションには データ転送。パス アービドレーション、パス エラー、おまびホールト、リセット等のオペ レーションがある。 なお、制込入発生時のパス オペレーション、6800 周辺 LSI とのデー 夕転送オペレーション、また、DMA 時のパス オペレーションについては 8.9 および 10 速にて知明する。


3.2.1 データ転送オペレーション

プロセッサと外部デバイスとの間で行うデータ報送社データ転送ポーションに従っ で行われる。このオペレーションでは、データバス (Do~D15)、アドレスバス (A1~ A2) および非同期データバス新興書号 (AS, UDS, LDS, R/W, DTACK) が用いられる。また、そのとを実行されているバスオペレーションのタイプを示すためファンタン ョンコード (FC0~FC2) が出力される.

データ転送ポペレーションには、リードサイクル、ライトサイクルおよびリードモディファイライトサイクルの3つの基本オペレーションがある。以下、これら3つの基本オペレーションについて説明する。

a. リードサイクル リード サイタルはプロセッサが外部デバイスからデータを読み取るオペレーションである。プロセッサが実行すべき命と外部ペモリに指言されているので、命令フェッチもこのリード サイタルが合われる。実行中のリード サイタルから かであるか、データであるかはファンタションコード (FCO-FCI) に出力表示される。

図3.2にリードサイクルのタイミングチャートを示す。ここでリードサイクルとして ワードリード、上位バイトリード、下位バイトリードの3つが示されているが、その違 い社接3.1でも示したように、上位データストローブ (UDS)、下位データストローブ (UDS) のアサートの仕方が違うだけである。ここではワードリードサイクルについてそ のオペレーションを説明する。




SO 状態では、まず、R/W ラインがリード状態 (High レベル) にされ、ファンタショ ソコードが FCO-FC2 へ送出される、SO 状態ではアドレス バスはまだハイインビーダ ソス状態である。次に S1 状態 にたるとアドレス バスのハイインビーダンス状態が解除 され、そこからアクセスすべきデバイスのアドレスが送出される、S2 状態ではアドレス

[†] S1 状態: S0 と S2 の間の CLK=Low レベルの状態である。 本書では ρ ロック サイクルの 奇数状態を省略している場合がある。

ストロープ $\overline{(AS)}$ と上位データストローブ $\overline{(UDS)}$, 下位データストローブ $\overline{(LDS)}$ が アサートされる。

AS 信号を受けると外部デバイスはアドレスをデコードして、どのデバイスが選択され ているかを知る。選択されたデバイスはデータバス上にデータを送出し、また、同時にデ ータ送出を行ったことを示すデータ転送アクノレッジ(DTACK)をアサートする。

一ガッセッツは、54状態の終りで $\overline{\text{DTACK}}$ がアサートされているかどうかチェックし、アサートされていばすぐに 55 状態に入る。もしこのときアサートされていなければ、55 状態に入るす。 $\overline{\text{VM}}$ に入る。このSw 状態(ウェート状態)に入る。このSw 状態は図 3.3 に示すように、 $\overline{\text{DTACK}}$ がアサートされるをで解入されるので、データアタセス時間の多別、



リード サイクルが終了すると、外部デバイスもデータ送出を停止するとともに、 DTA CK をネゲートする、以上、リード サイクルのオペレーションをまとめてフローチャート にすると図3.4のようになる。

b. ライトサイクル ライト サイクルはプロセッサが外部デバイスに対してデータ を書き込むオペレーションである。図3.5はタイトサイクルのタイミングチャートである。ライトサイクルにも、ワードライト、上位バイトライト、下位バイトライトのサイクルがあるが、その違いはリードサイクルの場合と全く同じである。以下ワードライトサイクルのオペレーションの説明を行う。

まず、SO 状態で、プロセッサはファンクション コードを FC0~FC1 へ出力する。 こ のときアドレス パスはまだハイインビーダンス状態にある。S1 状態になるとアドレス パ スのハイインビーダンス状態が解除され。そこからアクセスすべきデバイスのアドレスが

```
プロセッサ
                                                                      外部デバイス
         デバイスをアドレス
S0{ 1) R/Wをリードにする
         ファンクション コードを FC0~FC2 に送出する
         アドレスを A1~A23 に送出する
S1(3)
         アドレスストローブ (AS) をアサートする
S2 \begin{cases} 4 \\ 5 \end{cases}
         ト位データストローブ (UDS) および
         下位データストローブ (LDS) をアサートする
                                                                       データ読出し
                                                1) アドレスをデコードする
                                                2) データを D0~D15 に送出する
                                                3) データ転送アクノレッジ (DTACK) をアサ
                                                    ートする
データ取込み
S6(1) データをラッチする
S7
\begin{cases}
2) & \overline{UDS} \ge \overline{LDS} \stackrel{*}{v} \stackrel{*}{v} \stackrel{*}{v} - \stackrel{*}{v} \stackrel{*}{\tau} \stackrel{*}{\sigma} \\
3) & \overline{AS} \stackrel{*}{v} \stackrel{*}{v} \stackrel{*}{v} \stackrel{*}{v} - \stackrel{*}{\tau} \stackrel{*}{\tau} \stackrel{*}{\sigma} 
\end{cases}
                                                                       サイクル終了

    データの D0~D15 への送出を停止する

    DTACK をネゲートする

          次のサイクルを開始
                         図 3.4 ワードリードサイクル フローチャート
               A1~A23
                    AS
                   R/W
               D8~D15
                D0~D7
             FC0~FC2
                                 ライト
                               図 3.5 ライトサイクル タイミング
```

送出される。次の S2 状態ではアドレスストローブ (AS) が アサートされ、R/W が "Low" レベルになってライト サイクルであることを示す。 S3 状態になるとデータ パス からデータが送出され、また、S4 状態で上位ゲータストローブ (UDS) , 下位ゲータストローブ (DDS) が フサートされる。

外部アイス側では送出されたアドレスをデコードして、どのデスイスが選択されたかを知る。選択されたアイスはデータ・バス上のデータを $\overline{\text{UDS}}$ または $\overline{\text{LDS}}$ を用いてメモリないしレジスタへ取り込み、プロセッサに対して $\overline{\text{DTACK}}$ をフサートする。 なお、プロセッサでは $\overline{\text{DTACK}}$ がフサートされているかどうかをリード サイクルと同じよういま 4 の前り年チェックする。このとき $\overline{\text{DTACK}}$ がフサートされていなければ Sw 状態が SS の前に招入されるので、 着込みに時間のかかるデバイスでは $\overline{\text{DTACK}}$ のフサートを選ら かけば Sw

プロ・エッサは S4 または Sw 状態で \overline{DTACK} がアサートされると、S5 の状態へ入りS 6、S7 の状態へと進む、S7 状態では \overline{DDS} \overline{LDS} ダネゲートし、さらに、 \overline{AS} をネゲートする。 \overline{T} \overline{P} $\overline{P$

また、デバイス側では \overline{AS} がネゲートされたのに応じて \overline{DTACK} をネゲートする。 以上のライト サイクルのオペレーションをまとめてフローチャートにすると、図 3.6 のようにたる

c. リードモディファイライトサイクル
リードモディファイライトサイクルは、
プロセッサが外傷のデバイスからデータを踏み取り、それに論理演選権作と短えて変更したデータを同じアドレスのデバイスに書き込むオペレーシッである。このサイクルはリードとライトナイレーションが連続して実行され、分割できない、バスサイクルである。これはリードモディファイライトサイクルの重要な特徴である。リードモディファイライトサイクルの重要な特徴である。リードモディファイライトサイクルではロルチプロセッサンステムにおけるプロセッ中間の交信で非常に有用な役割を果た、すなわも、2つ以上のプロセッサ間で共有されるデバイスまたはスモリを1つのプロセッサがリードモディファイライトサイクルで使用している間は、他のプロセッサがリードモディファイライトサイクルで使用している間は、他のプロセッサのグロセッサがリードモディファイライトサイクルで使用している間は、他のプロセッサの交信のために必要なファク等に対するリード/ライトの競合を設けることができる。

68000 では TAS (Test and Set) 命令 だけがリードモディファイライトサイクルを使用する. TAS 命令はバイト操作しかできないので、ワードリードモディファイライトサ

```
3.2 バスオペレーション
        プロセッサ
                                                       外部デバイス
       デバイスをアドレス
SO(1) ファンクションコードを FC0~FC2 に送出する
S1(2) アドレスを A1~A23 に送出する
S2
\left\{\begin{array}{ll} 3) & \text{アドレス ストローブ (\overline{AS}) } \text{ を } \text{アサートする} \\ 4) & \text{R/W} \text{ を } \text{ライト状態にする} \end{array}\right.
S3(5) データを D0~D15 へ送出する
S4(6) 上位データストローブ(UDS) または
       下位データ ストローブ (LDS) をアサートする
                                                       データ書込み
                                      1) アドレスをデコードする

 データ D0~D15 をストアする

                                      3) データ転送アクノレッジ (DTACK) をアサ
S4! * DTACK をチェックする ------
       出力転送を終結
S7{ 1) UDS, LDS セネゲートする
   2) AS をネゲートする
                                                       サイクル終了

    DTACK かネゲートする

So 3) データをデータ バス上から除去する
4) R/W をリード状態にする
       次のサイクルを開始
                   図 3.6 ワードライトサイクル フローチャート
               A1~A23 ]H
                  R/W
              D0~D7 or
D0~D15
             FC0~FC2 ]
             図 3.7 バイト リードモディファイ ライトサイクル タイミング
```

```
3. インターフェイス信号とパスオペレーション
       プロセッサ
                                               外部デバイス
      デバイスをアドレス
S0 { 1) R/\overline{W} をリードにする 2) ファンクションコードを FC0 \sim FC2 に送出する
S1(3) アドレスを A1~A23 に送出する
S2
\{4\} アドレススローブ (\overline{AS}) をアサートする
5 上位データストローブ (\overline{UDS}) または
      下位データストローブ (LDS) をアサートする
                                               データ院出し
                                1) アドレスをデコードする
                                2) データを D8~D15 または D0~D7 に送出
                                   ナス
                                3) データ転送アクノレッジ (DTACK) をアサ
S41 * DTACK をチェックする
                                   ートする
      データ取込み
S6(1) データをラッチする
S7(2) UDS または LDS セネケートする
  (3) AS をネゲートする

    D8~D15 または D0~D7 から データを除

                                   去する
S8~S13(* データを修正する

    DTACK をネゲートする

S14(1) R/W シライトにする
S15(2) データを D8~D15 または D8~D7 に送出する
S16(3) UDS または LDS をアサートする
                                               データ書込み

 D8~D15 または D0~D7 上のデータをス

                                   トアする

    DTACK をアサートする

      出力転送を終結
```

 $So{3}$ D8~D15 または D0~D7 上からデータを除去する 4) R/ \overline{W} をリード状態にする

34

次のサイクルを開始 図 3.8 パイト リードモディファイ ライトサイクル フローチャート

DTACK カネゲートする

イクルは存在しない。 バイトリードモディファイライトサイクルのタイミングチャート を図る.7に、また、フローチャートを図る.8に示す、リードモディファイライトサイクルはリード サイクルとライト サイクルが続けて実行されるだけなので、評細な動作の説明はここでは省略する。 ただし、アドレスストローブ (AS) はこのサイクルの間ずっとアサートされるので注意されたい。

3.2.2 バス アービトレーション (Bus Arbitration)

バスアービトレーションは外部デバイスたとえば DMACが プロセッサから独立して データバスを使用するときに必要となるオペレーションである。 すなわち、バス制制能力 を有するデバイス (プロセッサを含む) が2 つ以上で1つのバスを共有すると、バス アタ セス酸合の問題が必ず生する。この酸合を避けるためには、バス制制の支配権をどのデバ イズがもつか、すなわち、どのデバイスがバスマスタになるかを決める必要がある。この オペレーションをバスアービトレーションという。

68000 ではパスアービトレーションを可能にするために、パス要求 (BR)、パスクラント (BG)、パスグラント アクノレッジ (BGACK) という3本の前側信号が用意されている。アービトレーション回路はプロセッサの外に、デイジチェインまたはプライオリティエンコーダ等を用いた前側回路として構成される。この場合、パスマスタになり得る外部デバイスはいくつあってもよいが、プロセッサは外部デバイスよりもパスマスタ権は依然 格付きまることになる。

図3.9 はバス アービトレーションのタイミングチャートである。以下 この図に従いながら、バス アービトレーションのオペレーションを説明する。

バス制御能力を有するデバイスがバスを使用したいときには、まず、プロセッサに対してバス要求 (BR) をアサートする。このようなデバイスが複数領急るときは、ワイド ボオレて \overline{BR} へ入力する。 プロセッサのオペレーションとこの信号は全く非問期であり、プロセッサはクロック (CLK) でこの信号をサングリングし、同期化する。したがって、プロセッサが \overline{BR} のアサートを内部的に認知するには \overline{BR} 入力後約0.5~1.5 ρ ロック サイクの時間か必要である。

プロセッサは \overline{BR} がアサートされたことを内部で認知すると、プロセッサが S0 状態でない場合は次のクロック サイクルで、また、S0 状態の場合は次の次のクロック サイクルでバス グラント (\overline{BG}) をアサートする。すなわち、 \overline{BG} はプロセッサの実行状態のいか

[†] DMAC: Direct Memory Access Controller (10 章参照)





図 3.9 バス アービトレーション タイミング

んにかかわらず、BR に対して約1.5-2.5 クロック サイクル後に必ず応答する信号である。このため、プロセッサのバス マスタ権は外部デバイスより低く格付かられることになる。 ただし、プロセッサはバス サイクルの途中であっても BG のアサートを行うが、そのバス サイクルは接後まで圧しく実行される、プロセッサはサイクルを終了し次第、バスマスタ権の数策を行う。すなわち、プロセッサはアドレスバス、データバス、ĀS、IDS、RVW およびファンタクションコードをハイイン ピーダンス状態にする。

バスマスタ機になり得る外部デバイスが2つ以上存在すると。 IG は外部のパスアー ビトレーション回路を通じて、パス要求出出しているデバイスに受け取られる。その外部 デバイスは IG を受け取ると、そのとき実行されているパスマイクルが終了するのを待ってパスマスタ権を獲得する。 ここで、実行中のパスサイクルとはプロセッサもしくは 他の外部デバイスがパスマスタになっているパスサイクルのことである。プロセッサのバ スサイクルの終了は、アドレスストローブ (AS) およびデータ転送アクノレッジ (DT ACK) がネゲートされることによって知ることができ、他の外部デバイスが使用するパス



サイクルは $\overline{\text{BGACK}}$ および $\overline{\text{DTACK}}$ がネゲートされることによって知ることができる。 以上のようにして、BR をアサートしたデバイスがバスマスタ権を獲得すると、そのこ とをプロセッサに知らせるためにバス グラント アクノレッジ (BGACK) をアサートす るとともに、 \overline{BR} をネゲートする。 プロセッサは \overline{BR} がネゲートされたのを受けて \overline{BG} を をネゲートしバス アービトレーションを終了する.プロセッサはその後は BGACK がネ ゲートされることを待つだけである.

新しいバスマスタは、アドレスバス、データバスを \overline{AS} 、 \overline{UDS} 、 \overline{LDS} 、 R/\overline{W} およびフ ァンクション コードで適当に制御することにより、データ転送のバス サイクル を 形成す ることができる。図3.9 では新しいバス マスタが形成するバス サイクルは 1 バス サイク ルしか示していないが、2つ以上であってもよい。しかし、このときバスマスタは必ず BGACK をアサートし続けておかねばならない。BGACK は所定のバスサイクルが完全 に終了してからネゲートする。これは、外部デバイスのバスマスタ権の放棄を意味する。

プロセッサは BGACK がネゲートされたことを知ると、他の外部デバイスからのバス 要求 (部) が受け付けられていたいかぎり、バスマスタ権を回復する。もし、ここで他 のデバイスが IR をアサートしていれば、外部のアービトレーション制御回路で再了ービ トレーションを行い、外部デバイスが先にバスを治すすることになる。


以上、バス アービトレーションのオペレーションをまとめると、図 3.10 のファーチャートのようになる。

3.2.3 パス エラーおよびホールト オペレーション

68000 のデータ転送パスオペレーションは、DTACK 信号を用いた専門期のハンドシェーケデータ転送方式である。もし、何らかの原限で、たとえば、アドレスされたデパイスが存在しなかったり、電源が供給されていなかったりすると、ハンドシェーケが成立し特ない。このような事態をこではパスエラーとよばことにする、パスエラーの検出体外部開路にまかされているので、パスエラーとしてどういうものを設定するかはユーザの自由である。外部でパスエラーが検出されると、BERR の入力信号を介してプロセッサにバスエラーの発生が回めされる。プロセッサとしてはパスエラーに対する処置は、BERR 入力のほかに 日石IT 信号がアサートされているかどうかで、再実行するかあるいは何外処理をするかが決められる。この項ではパスエラー時のパスオペレーションはアルールト時のパスオペレーションにおいて説明する。

- a. パスエラー例外処理 パスエラー例外処理が行われるのは、日ALT 信号がアサートされずに、BERR だかがアサートされたときである。図3.11に示すよりにプロセッサは、まず、BERR がアサートされたことをS4またはSwのクロックの立下りで検出すると、データバスおよびアドレスパスをハイインピーダンス決酷にする。プロセッサは次にBERR がネゲートされたことを知って、何外処理シーケンスを開始する。
- b. パスサイクルの再実行 プロセッサがバスサイクルを実行中に BERR および HALT がともにアサート されると、プロセッサはそのバスサイクルを再実行する。図 3.12にバスサイクル再実行のタイミングチャートを示す。

プロセッサは、 $\overline{\rm BERR}$ と $\overline{\rm HALT}$ が同時にアサートされていることを S4 または Swの g propの立下りで検出すると、実行中のバス サイクルを終結し、 データ バスおよびア






図 3.12 再実行バス サイクル タイミング

ドレスバスをハイインピーダンス状態にする。そして、プロセッサは HALT がネゲート されるまでホールト状態になる。次に HALT がネゲートされるとプロセッサは前と全く 同じアドレス、データ、制御のもとにバスサイクルを再実行する。ここで、 HALT のネ ゲートは必ず BERR をネゲートして1クロック後以降に行わればならない。そうでない ときは不正シーケンスとみなされ、ベクタ番号のの例外処理となるので注意が必要である。 プロセッサは3 サードディファイライトサイクルに対してほバスサイクルの事業行を 行わない。これはリードモディファイライトサイクルは再実行しても結果が正しくなると はかぎらないからである。リードモディファイライトサイクル実行中に再実行の要求があ ったときには、バスエラー例外処理となる。

c. ホールトオペレーション BERR がネゲートのとき HALT だけがアサートされると、プロセッサはホールト状態になる。すたわち、プロセッサは実行中のバスサイクルが終了すると、アドレスバスおよびデータバスをハイインピーダンス状態にして、HALT がネゲートされるまで次のバスサイクルの実行を停止する。 図 3.13 はホールトオペレーションを図示したものである。ここで、HALT がアサートされても DTACK がネゲートされままであればパメサイクルは終了しないので、DTACK がアサートされて




図 3.13 ホールトオペレーション




図 3.14 簡易形シングルステップ同路

たいかぎりホールト状態にならないことに注意が必要である。

ホールト オペレーションを用いると、フングルステップでのバス サイタルの実行が可能である。図3.14 はンツグルステップを実現する簡易な回路である。 すなわち、スイッチ 1をシングルステップ側へも、テれば、バス サイクルが 1つ実行されるたびに 兄ぶって JK フリップフロップがリセットされるのでプロセッサはホール・状態に広る。また、このときスイッチ2をウエートからステップ側へ1回倒すたびに JK フリップフロップにセットされるので、ホールト状態が解除されバス サイタルが 1回だけ実行される、なお、この回路は、 HALT と BERR や RES の相互の影響については考慮していないので、実際に使りにあたっては往底が必要である。

ブロセッキは HALT 信号を受け付けていても、バス アービトレーションは通常と終り 行われる、すなわち、HALT はバス アービトレーションには何ら影響がない、バス アー ビトレーションは AS、LDS、UDS、R/W の信号をバスから除去する。 つまり、 ハイイ ソビーダンス非難にする勝能である。

d. 2重パ障害 (Double Bus Faults) バスエラー例外処理においてプロセッサ はマシン状態に関する数ワードの情報をメモリ上に選避する。もし、バスエラーがこのデ ータ転送サイクルで発生すれば、バスエラーが2回続けで生じたことになる。これを2重 バス障害という。2重バス障害になるとプロセッサはホールトする.一度バスエラー例外 が発生したとき、次の命令を実行する前に発生するバスエラー例外はすべて2重バス障害 となる。

再実行バスサイクルはバスエラー例外にも、2重バス障害にもならないことに注意すべきである。プロセッサは外部回路が再実行を要求するかぎり同じバスサイクルを何度で も繰り返す。

BERR 信号はプロセッサが外部からリセット信号を受けたときのオペレーションにも影響を与える。プロセッサは RES がアサートされるとプログラムの実行を開始すべく。 リセット例外処理 (8.3 節参照) の実行によってメモリ上の情報を読み出す。もし。このときバスエラーが生じたら。これは2重バス障害とみなされ、プロセッサはホールトする。

2重バス障害のために生じたホールト状態は、外部からのリセットでなければホールト 状態を解除することはできない。

3.2.4 リセット オペレーション

68000 のリセット端子 (RES) は双方向性信号である。 これにより外部回路あるいはブ




図 3.15 リセットオペレーション

ロセッチのいずれもがプロセッサを含む全体システムをリセットすることができる。図 3.15 はリセット オペレーションのタイミングチャートである。プロセッサを完全にリセットするためには、RES と HALT が外部から同時にアサートされなければならない。このアサートしている時間は、パワーオン時で 100 ms, また。通常時で 10 クロック ナイクルの時間が必要である。

プローェッサはリセットを受け付けると、ベクタ番号の (0~3番他) のアドレス情報を読み取りそれをスーパイギシステム スタック (SSP) ハロードする、次にマクタ番号 (4~番地) のアドレス情報を読み取りそれをプログラムカウンタ~ロードする。さらに プロセッサは、ステータス レジスタの S ビットをセット、T ビットをラセットし、常込みレベルを7にセットする。他のレジスタはリセット オペレーションによって影響された

プロセッサが RESET 命令を実行すると RES 端子は 124 クロック サイクルの間 "Low" レベルに駆動される。これは、プロセッサが外部回路をリセットする目的のものである。 したがって、RESET 命令が終了すると、RES 端子につながれている外部グバイスはすべ てリセットされる。なお、RESET 命令の実行はプロセッサの内部状態やレジスタには全 く影響をなかない。

4 命令の形式とアドレス形式

68000 の大きな特徴のひとつは、豊富なアドレス形式を備えていることである。 この章 では、まず、この豊富なアドレス形式が機械語レベルでどのようにして実現されているか について述べ、次に各アドレス形式の機能について述べる。

4.1 命令の形式

68000の命令は図4.1に示すような、4種類のワードすなわちオペレーションワード、 イミディエイトオペランドワード、ソース実効アドレス拡張ワード、デスティネーショ ン実効アドレス拡張ワードの組合せで構

成される. オペレーション ワードは命令		15 14 13 12	11 10 9	8 7 6	5 4 3 2	1 0
の基本部分であり、命令の機能はこれに	(1)	OP	I	EA'	EA	
よって決る. イミディエイト オペランド	(2)	-OP	R	OP'	EA	
ワードおよびソース/デスティ ネーショ	(3)	OP	R'	0	P'	R
ン実効アドレス拡張ワードは各々1ワー	(4)	OP	R	08	D	
ドないし2ワードで構成されるが、命令	(5)	OP	D	OP'	EA	
	(6)		OP		EA	
15 87 0	(7)		OP			R
(1ワード) イミディエート オペランド ワード	(8))P		D	
(0 or 1 or 2 ワード) ソース実効アドレス拡張ワード	(9)		,	OP	-	_
(0 or 1 or 2 7-F)	OP	オペレーシ	. 7 3	- K. E	A - 180%	7 1 2
デスティネーション実効アドレス拡張ワード (0 or 1 or 2 ワード)		R: レジスタ				

図 4.1 命令の形式

図 4.2 オペレーションワードの形式

44 4. 命令の形式とアドレス形式

によっては省略される場合もある。また、イミディエイトオペランドとソース実効アドレ ス拡張ワードは同一命令のなかに同時には存在しない。したがって、68000の命令長は1ワードから5ワードまでとなる。

オペレーションワードは命令の基本操作を指定する部分とオペランドを指定する部分により構成される。図4.2は 68000 の命令のオペレーションワードの形式を示したものである。ここで、OPフォールドはオペレーションを指定する部分であり、EA、およびDフォールドはオペランドを指定する部分である。したがって、(1)一(3) の形式の命令は2つのオペランドをもち、(6)~(8) の形式の命令は1つのオペランドをもち、(6)~(8) の形式の命令は1つのオペランドをもっている。また、(9) のようにオペランドを全くもたない命令も存在する。また、(6)~(8) の命令形式の中には、オペレーションコードによってオペランドを暗影的に指定しているものもある。

4.2 アドレス形式

オペランドが実際に存在するかを指定する形式をアドレス形式といい。 各命令において オペランドが実際に存在する場所を示したものを実効アドレスという。

68000 の命令では多くの場合、実効アドレスはオペレーションワードの中の実効アドレスフィールドで開定される、実効アドレスフィールドは図4.3に示すようにアドレス形式フィールドとレジスタフィールドに分けられ、これの命ネスールドがとる値によって表すよりな12のアドレス形式に分けることができる。すなわち、68000の14個のアドレス形式のうち12の形式はこの実効アドレスフィールドで指定される。

アドレス形式 レジスタ

図 4.3 実効アドレスフィールドの構成

図4.2の R フィールドはレジスタの番号を表しているが、これは実効アドレスフィールドのうちアドレス形式フィールドがなくなったものと考えればよい、したがって、R フィールドで指定されるアドレス形式は表 4.1 の分類に含まれる。たお、図4.2における形式(8)の命令は実効アドレスとしてディスプレースメント付プログラムカウンタ相対形式が輸散的に仮定されており、D フィールドはそのディスプレースメントになっている。表 4.1 に含まれているのファドレスを計す。 タイ・スペードで

表 4.1 に含まれない2つのアドレス形式は、タイッタイミディエイト形式およびインブ ライド形式とよばれるものである。 タイッタイミディエイト形式とははペレーションワ ードの中にイミディエイトデータをもつものをいい、 図 4.2 の形式 (4), (5) で Dフィ

表 4.1 字効アドレスフォールドによるアドレス形式

モードフィールド	レジスタフィールド	アドレス形式
0 0 0	Dn	データ レジスタ直接形式
0 0 1	An	アドレス レジスタ直接形式
0 1 0	An	アドレス レジスタ間接形式
0 1 1	An	ポスト インクリメント アドレス レジスタ間接形式
1 0 0	An	プリデクリメント アドレス レジスタ間接形式
1 0 1	An	ディスプレースメント付アドレス レジスタ間接形式
1 1 0	An	インデックス付アドレス レジスタ間接形式
1 1 1	0 0 0	短絶対アドレス形式
1 1 1	0 0 1	長絶対アドレス形式
1 1 1	0 1 0	ディスプレースメント付プログラム カウンタ相対形式
1 1 1	0 1 1	インデックス付プログラム カウンタ相対形式
1 1 1	1 0 0	イミディエイト形式

注) Dn: データレジスタ番号, An: アドレスレジスタ番号

ールドがデータである場合がこれにあたる。また、インプライド形式とはオペレーション フィールドが暗黙的にオペランドを指定するものをいう。

以下、表4.1のアドレス形式およびクイックイミディエイト形式。インプライド形式に ついて主として MOVE 命令を例にとりながら説明する。

4.2.1 データレジスタ直接形式

この形式ではレジスタフィールドで指定される番号 n(=0~7) のデータ レジスタ Dn がオペランドとなる。 したがって、実効アドレス EA は

EA = Dn

となる.

[例] MOVE .W D1, D5

この命令は D1 のデータを D5 へ転送する命令である.

4.2.2 アドレス レジスタ直接形式

この形式では レジスタ フィールド で指定 される 番号 n(=0~7) のアドレス レジスタ

46 4. 命令の形式とアドレス形式

An がオペランドとなる。実効アドレス EA は

EA = An

である。

[例] MOVE,W A2, D1

この命令は A2 のデータを D1 へ転送する命令である



4.2.3 アドレスレジスタ間接形式

この形式の実効アドレスは

EA=(An)

である。 すなわち, アドレス レジスタ An の内容がアクセス される メモリのアドレスを 指し示している。

[例] MOVE .W (A2), D3



この命令の動作は図4.4に示すとおりである。

4.2.4 ポストインクリメント アドレス レジスタ間接形式

この形式は、前項のアドレスレジスタ間接形式と実効アドレスの求め方は同じである が、命を採行の最後にアドレスレジスタがインクリメントされるところが異たる。インク リメントされる値はその命令がバイト、ワード、または、ロングワードのどの長さを操作 する命令かにって、1,2またはもとなる。すなわち。

EA=(An); $An+N \longrightarrow An (N=1,2 \text{ or 4})$ ただし、アドレスレジスタがスタックポインタ (AT) であるときは、バイト操作命令で もインクリメント値は2となる。これはシステム スタック ポインタを ワードの 境界にしておくためである。

[例] MOVE .W (A2)+, D3

この命令の動作は図4.5に示すとおりである。



図 4.4 ノトレヘレシヘタ回旋形式の動作

図 4.5 ポストインクリメントアド レジスタ間接形式の命令の動作

4.2.5 プリデクリメント アドレス レジスタ間接形式

この形式ではまずアドレス レジスタの内容をデクリメントし、そのデクリメントされた 値が実効アドレスを示す。すなわち、

$$An-N \longrightarrow An (N=1, 2 or 4)$$

$$EA = (An)$$

となる。たお、 アクリスソト権 N の決定方法に前項と同じく。 命令が対象とするオペラ ンドのデータ表がパイトかワードかロング ワードかにより、1,2 または4となる。 さら に、アドレス レジスタがシステム スタック ポインタであれば、 パイト操作命令であって もデクリスン・値は2となる。

[例] MOVE .W -(A2), D3

この命令の動作は図4.6に示すとおりである。

4.2.6 ディスプレースメント付アドレス レジスタ間接形式

このアドレス形式は19ードの実効アドレス拡張ワードが必要であり、拡張ワードはこ の場合ディスプレースメントとよばれる、オペランドのアドレスはアドレス レジスタの内 等と 23 ビットに符号拡張されたディスプレースメントの和になる。 すなわち、実効アド レスは

EA=(An) + d₁₆ d₁₆: 16 ビットディスプレースメントの値 で与えられる

[例1] MOVE.W \$20 (A4), D5

デスティネーション




ソース オペランド

この命令の動作は図4.7に示すとおりである。

[例 2] MOVE.W \$20 (A4), \$10 (A3)



この例はソース オペランドもデスティネーション オペランド もディスプレースメント 付アドレス レジスタ間接形式である場合を示したものである. 実効アドレスの拡張はソー



ス、デスティネーション両方について前型のように各々行われる

4.2.7 インデックス付アドレス レジスタ間接形式

このアドレス形式はインデックス レジスタを指定する ために 1 ワードの実効アドレス 拡張ワードが必要である、拡張ワードは図 4.8 の形式をしている、データ レジスタもアド

Rn : インデックス レジスタ No. W/L: 0 のときインデックス レジスタの下位ワード が 符号拡

W/L: 0のときインテックス レジスタの下位ワード が 符号拡 張される 1のとき インデックス レジスタ倍長ワードが そのきま

とられる da :8ビットのディスプレースメント


図 4.8 インデックス レジスタ指定のための拡張ワード

レス レジスタもインデックス レジスタになり得る。 このアドレス形式の実効アドレスは 次の式で与えられる。

EA=(An)+(Ri)+ds

ここで、 d_s は 8 ビットのディスプレースメントで 32 ビットに 符号拡張される。 また Ri はアドレス レジスタ Ai、 データ レジスタ Di のいずれかである(i=0~7)。

[例] MOVE .W \$ 04 (A 0, D 0), D 4



この命令の動作は図4.9に示すとおりである。




図 4.9 インデックス付アドレス レジスタ間接形式の命令の動作

4.2.8 短絶対アドレス形式

このアドレス形式では、1ワードの実効アドレス拡張ワードが必要である。実効アドレ スとしてはこの拡張ワードの内容がとられる。すなわち。

EA=Next Word

ここで、拡張ワードは 16 ビットであるので実効アドレスにするときには 32 ビットに符号 拡張される。

[例] MOVE .W \$ 0500, D3



この命令の動作は図4.10に示すとおりである。




図 4.10 短絶対アドレス形式の命令 の動作

4.2.9 長絶対アドレス形式

このアドレス形式は2ワードの実効アドレス拡張ワードが必要であり、実効アドレスと してこの2ワードの内容がとられる。すなわち,

EA=Next Two Words

ここで、拡張ワードの第1ワードはアドレスの上位部分であり、第2ワードはアドレスの 下位部分である.

デスティネーション ソース オペランド

「例 MOVE .W \$ 015000, \$ 0500 オペランド

MO	VE	V	/ord	知	絶久	17	1. 1	/ ス	形式	長	絶刈	77 ↓	Fı	/ス	形式
0	0	1	1	0	0	0	1	1	1	ī	1	1	0	0	1 →オペレーションワード
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	$\binom{1}{0}$ →ソース実効アドレス拡張ワード
0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	 →デスティネーション実効アドレス拡
0					•		•								200 m - 12

この命令の動作は図4.11に示すとおりである。




図 4.11 長絶対アドレス形式 の命令の動作

4.2.10 ディスプレースメント付プログラム カウンタ相対形式

このアドレス形式は1ワードの実効アドレス拡張ワードが必要である。実効アドレスは プログラム カウンタの内容と拡張ワードであるディスプレースメントの和である。すなわ も、

$EA=(PC)+d_{16}$

ここで、ディスプレースメント $d_{t\epsilon}$ は 16 ビットであるが、 EA 計算時には 32 ビットに符 号拡張される。また、プログラム カウンタの内容は拡張ワードのアドレスを指している。

[例] MOVE .W (LABEL), D3



この命令の動作は図4.12に示すとおりである。

4.2.11 インデックス付プログラム カウンタ相対形式

このアドレス形式は1ワードの実効アドレス拡張ワードが必要である。拡張ワードの形式は図4.8と同じであり、実効アドレスの計算式もアドレス レジスタがプログラム カウ




図 4.12 ディスプレースメント付プログラム カウンタ相対形式の命令の動作

ンタに変るだけである。すなわち。

$$EA=(PC)+(Ri)+d_8$$

ここで、ディスプレースメント d_a は8 ビットであるが 32 ビットに符号拡張される。また、プログラム カウンタは拡張ワードのアドレスを指している。

FMI MOVE .W (LABEL) (A 0), D 3

デスティネ オペランド	ーション	ソー	-ス オペランド	
MOVE Word 1 0 0 1 1 1 0 0 0 1 7 F V V V X	D3 D3 0 1 1 0 0 0 0	データタタタ直接形式 ↑ 0 0 0 0 0 0 0 1 ディス	相対形式 1 1 1 1 0 1	

この命令の動作は図4.13に示すとおりである。

4.2.12 イミディエイト形式

このアドレス形式は1ワードまたは2ワードの実効アドレス拡張ワードが必要である。 この拡張ワードはイミディエイト オペランドとよばれ、これが実効アドレスとなる。 すなわち、

EA=Next Word or Next Two Words

動作





図 4.13 インデックス付プログラム カウンタ相対形式の命令の動作

ここで、イミディエイトオペランドは命令がバイトまたはワード操作命令のとき1ワード であり、ロングワード操作命令のとき2ワードである。

[例] MOVE .W #\$ 2345, \$ 1000





この命令の動作は図4.14に示すとおりである。

4.2.13 クイックイミディエイト形式

「例I MOVEO #\$5A, D3

この命令の動作は図4.15に示すとおりである。




図 4.15 クイック イミディエイト形式 の命令の動作

4.2.14 インプライド形式

インプライド形式とはオペレーションコードで簡潔的にオペランドが指定されるもの をいう、たとえば、図4.2の(3)の形式の命令であっても、RTS(Return from Subroutine)、RTE(Return from Exception)、RTR(Return from Subroutine)、RTP(Return from Exception)、RTR(Return from Subroutine Restore CO)命令 では、オペランドとしてスタック ポインタやステータス レジスタまたはコンディション コードレジスタが論版的に指定されている。また。(6)、(7) の形式の命令である MOVE

56 4. 命令の形式とアドレス形式

5片方は暗黙的に指定されている形となっている.

to SR (Status Register), MOVE from SR, MOVE to CCR (Condition Code Register), MOVE to USP (User Stack Pointer), MOVE from USP の各命令については、ソースまたはデスティネーションの片方のオペランドは実効アドレスフィールドで指定するが、も

命令の種類

この章では68000の命令セットを機能別に分類し、それぞれについて複説する。命令セ ットには、以下のオペレーションを実行する機能が含まれる。

(1) データ転送命令 (2) 算術演算命令

(Data Movement) (Integer Arithmetic)

(3) 論理演算命令

(Logical) (Binary Coded Decimal)

(4) 10 准海箕命令

(Shifts and Rotates)

(5) 桁移動命令 (6) ビット操作命令

(Bit Manipulation)

(7) プログラム制御命令 (Program Control)

(8) システム制御命令

(System Control)

命令によってはアドレス形式やステータスレジスタの状態と深いつながりをもつもの もあるので、4章あるいは6章を適宜参照されたい。

5.1 データ転送命令

データ転送 (MOVE) 命令によって、基本的なデータ転送を行うことができる。 この命 令セットの中には一般のデータ転送命令以外に次に示すようないくつかの特殊なデータ転 送命令がある.

MOVEM (Move Multiple Registers)

MOVEP (Move Peripheral)

FXG (Exchange Registers)

LEA (Load Effective Address)

表 5.1 データ転送命令の一管表

命令	サイズ	操作	特 微					
MOVE	BWL	(EA) _s →EA _d	ソース、デスティネーションに独立のアドレス					
MOVEA	WL	(EA) _s →An	モードが使える デスティネーション=An の場合 W サイズの転送は符号拡張する					
MOVEM	WL	(EA) ₈ →An, Dn または	レジスタとメモリ間のブロック転送を行う					
		An, Dn→EA						
MOVEP	WL	(EA) _s →Dn ±たは	8ビット系ベリフェラルデータの転送に便利					
MOVEO	В	$D_n \rightarrow EA_d$ $\sharp \times \times \times \rightarrow D_n$	8ビットイミディエイトデータのセット					
EXG	L	Rx⇔Ry	レジスタ間のデータ交換用					
SWAP	L	Dn(31: 16)↔Dn(15: 0)	同一レジスタ内の上位ワードと下位ワードのデ					
LINK		An→SP@−	ータ交換用					
		SP→An						
		SP+d→SP	サブルーチン等のデータエリアのネスティン (グ田					
UNLK	-	An→SP						
		SP@+→An)					
LEA	L	EA→An	実効アドレスを直接ロードする					
PEA	L	EA→SP@−						

S: ソース、d: デスティネーション、B: パイト、W: ワード、L: ロングワード、EA: 実効アドレス @ は関接アドレス形式を表す

PEA (Push Effective Address)

MOVEQ (Move Quick)

表 5.1 にデータ転送に関する命令の一覧表を示す。

a. 一般のテータ転送命令 MOVE 命令は8 ビット (ベイト)、16 ビット (ワード)、 あるいは33 ビット (ロング ワード) のデータ転送を行う、ソースおよびデスティネーション オペランドをそれぞれ独立のアドレス 形式で指定できる点が、この命令の大きな特徴になっている。 ソース アドレスについてはブログラム カウンタ修飾およびイミディニイト データ形式を除くすべてのアドレス形式が可能であり、デスタボスティペーのアドレス形式が成りません。 だだし、デスティオーション オペランドにアドレス レジスタを指定した場合、68000 はこれを MOVEA 命令と見たす。

68000 は周辺 I/O 装置のデータをメモリのデータ と全く区別せずに扱う (メモリマッ ブド I/O) のつ特別の I/O 命令をもっていない。周辺 I/O 装置とのデータ転送を行う場 合にも。周辺装置に匿有のアドレス を割り当て、このアドレスを指定して MOVE 命令を 実行する。転送するデータの長さやアドレス 形式についてもメモリ データの場合と会く 同一である.

b. その他のデータ転送命令 データ転送命令の中には a. で述べた一般的た命令の ほかにブロック転送を始めとする使用目的に応じた各種の命令が準備されている。以下, これらの命令の特徴を説明する。詳細は12章で説明する。

ブロック転送命令として MOVEM (Move Multiple Registers) 命令がある。この命令は 内部シンスタ群とメモリとの間でのブロック転送を行う。この命令では転送したいレジス タを命令の第2ワードで指定でき。これによってデータ レジスタ8個。 アドレス レジス タ8個のうちの任意のレジスタのブロック転送が行える。 また転送舗長もパイト、 ワー ド、ロングワードを指定できる。

MOVEP (Move Peripheral) 命令は特に8ピットのデータを送受する周辺 LSI と 68000 とのデータ転送に適した命令である、データレジスタの 2パイトまたは4パイトのデータ と、実効アドレスで指定されたョケーションの連動する 2 ないし4 ワードの上位パイトま たは下位パイトとの間の転送を行う、指定されたアドレスが偶数が奋数かによって上位パ イトか下位パイトかが決る。この命令を使用すると16ピットパスに複載された8ピット 系の周辺 LSI シのデータ転送が降場になる。

MOVEQ (Move Quick) 命令は、オペレーションワードの8ピットフィールドに書かれているイミディエイトデータをロングワードに符号拡張してデータレジスタに転送 する命令である。この命令は1ワード共命令で4クロックで動作し、MOVE 命令に比べて 落凍処則される。

EXG (Exchange Registers) 命令は2つのレジスタ間の内容を交換する命令である。データ交換は32 ビット (すたむちロングワード) 単位で行い、データ レジスタ間、アドレス レジスタ間は20 データ レジスタとフドレス レジスタ相互で行える。さらに同ーレジスタの上位ワードと下位ワードの交換には SWAP (Swap Register Halves) が準備されている。

実物アドレスのロード命令として IEA (Load Effective Address), PEA (Push Effective Address) 命令がある。 IEA 命令は指定されたアドレス 形式で実効アドレスを計算し、こ れをアドレス レジスタにロードする。 また PEA 命令は実効アドレスをシステムスタック に解析する。

サブルーチンを多重にネスティングする場合の各サブルーチンで使用するスタックエ リフの確保、解放を行う命令として LINK (Link and Allocate) 命令と UNLK (Unlink) 命令がある。 LINK 命令はアドレス レジスタ An の内容をシステム スタックに 格納し、

60 5. 命令の種類

アドレスを示すシステムスタックポインタの内容をアドレス レジスタ An にロードする、 次にサブルーチンの実行に必要なエリア分 d だけ スタック ポインタを移動する。UNLK 命令は LINK 命令に確保したスタック領域を解除して 1 投挽いネスティング状態に戻る。 LINK, UNLK 命令はサブルーチンの実行に必要なデータ エリアを確保しながらネスティン グするので、リエントラントなサブルーチンを構成できる。LINK, UNLK 命令の詳細に15 音で即用トス

5.2 算術演算命令

算術命令の中には、加算、減算、乗算、除算のほかに比較、テスト、クリア命令がある。表5.2に算術演算の一覧を示す、以下、機能の概要を示す、詳細は13 章で説明する。

表 5.2 算術演算命令表

		表 5.2 具術演具的分別	ŧ
命令	サイズ	操作	特 長
ADD/SUB	B W L	Dn±(EA)→Dn	
		(EA)±Dn→EA	
ADDA/SUBA	W L	An+(EA)→An	ワード指定の場合, ソース オペラ
			ンドをロングワードに符号拡張し
			て演算する
ADDI/SUBI	BWL	(EA)±#×××→EA	B, W, L の任意サイズの イミデ
			ィエイトデータが扱える
ADDQ/SUBQ	BWL	(EA)±#×××→EA	1~8 ビットイミ ディエイト デー
			タの処理を行う
ADDX/SUBX	B W L	Dx±Dy±X→Dx	E E 11
	W L	Ax@-±Ay@-±X→Ax@-	
MULS/MULU	W∗W→L		
DIVS/DIVU	L÷W→L	Dn/(EA)→Dn	
EXT	B→W	Dn[7]→Dn[8-15]	
	W→L	Dn[15]→Dn[16-31]	
NEG	BWL	0-(EA)→EA	
NEGX	BWL	0-(EA)-X→EA	
CMP	BWL	Dn-(EA)	
CMPA	W L	An-(EA)	
CMPI	B W L	(EA)-#×××	
CMPM	B W L	Ax@+-Ay@+	
TST	B W L	(EA)-0	
TAS	В	(EA) =0, 1→EA[7]	複数プロセッサの同期に有効

a. 加算・減算命令 ADD (Add Binary) 命令および SUB (Subtract Binary) 命令 はデータ オペレーションとアドレス オペレーションの両方に使用できる。 データ オペレ ーションはデスティネーション オイランドピアース オイランドを加算あるいは漢草し、 その結果をデスティネーションのデータ レジスタまたはメモリに格合する。 データ オペ レーションではすべてのオペランド サイズが使用できる。 アドレス オペレーションはデ スティネーション オペランドとしてアドレス レジスタを指定する 場合 であり、ADOA (Add Address)、SUBA (Subtract Address) 命令によって実行される。 アドレス オペレ ・ションのオペランド サイズは 16 または 32 ビットに限定される。ワード前途の場合には ソースオペランドをワードからロング ワードに行号拡張して 32 ビット データとして演算 される。

イミディエイト データの加算・被算命令としてADDI(Add Immediate)。ADDQ(Add Quick)、SUBI (Subtrac Immediate)、SUBQ(Subtract Quick)命令がある。ADDI、SUBI 命令はデスティネーション オペランドとイミディ エイト データを加算あるいは減算を行ってデスティネーション オペランドに結果を格飾する。データのサイズはバイト、ワード、ロングワードのすべてが指定できる。ADDQ、SUBQ 命令は 1~8 のイミディ=イト データとデスティネーション オペランド間の演算を行う。この命令は ADDI、SUBI に比べて実行フェック サイクル数およびプログラム バイト数が少ないという特数がある。SUB 命令の変形として0からデスティネーション オペランドを演算する NEG (Negate) 命令の変形として0からデスティネーション オペランドを演算する NEG (Negate) 命令

- b. 乗算・除露命令
 乗算命令 MULS(Multiply Signed), MULU(Multiply Unsigned)
 命令はロード長ホペランドの乗算を行ってロングワード長の競後得る。 ポペランドがレ
 ジスタの場合は下位16ビットのみが取り出され上位16ビットは無視される、除資命令
 DVS (Divide Signed), DVU (Divide Unsigned) はロングワード長のデスティネーショ
 ンポペランドをワード長のツースオペランドで協算し、ワード長の商と命りを得る。
 はデスティネーションの下位ワードに、また命りは上位ワードに格結される、除数が10の
 場合はトラップが発生し、例外処理を開始する。また命令完了前にオーパフローが生じ
 ると V フラグがセットされ命令は実行されない、この場合デスティネーションオペラン
 ドは元の値が保持される。 乗算・除算実符号付、および符号なしオペランドの演算がで
 きる。 符号付の場合は MULS, DIVS 命令を、また符号なしの場合は MULU, DIVU 命令を
 使用する。
- c. 比較命令 比較命令には CMP(Compare), アドレス レジスタの比較を行う CMPA (Compare Address), イミディエイト データとの比較を行う CMPI(Compare Immediate) メモリ データ間の比較を行う CMPM (Compare Memory) および0との比較を行う TST

62 5、命令の種類

(Test) がある。アスト命令の変形として、TAS (Test and Set Operand) 命令がある。こ の命令はアスティネーションオペランドのアストを行うと同時に、そのオペランドの最上 低ビットを"1" にセットする。 アストとセットがひとつのバス サイクル中で行われるの で、複数のブロセッサの同期等に有効である。

比較命令はデスティネーション オペランドからソース オペランドを減算し、 その結果 に従ってコンディション コードをセットする。このときオペランド自身は変化しない、

- d. 拡張命令セット 拡張命令セットを使用することによって、倍精度演算および長さの異なるオペランド間の事務演算を実行することができる。 これらの命やとしては AD DX (Add Multi-precision), SUBX (Subtract Multi-precision), EXT (Sign Extend), NEGX (Negate Multi-precision) がある。この命令はデスティネーションオペランドとフース オペランドとコンディション コードの中の X フラグの間の 演算を行う。 たとえば 64 ビット長のデータの加算を行う場合。下位 32 ビットの加算は ADD 命令で行い、上位 32 ビットの加算は ADD 命令で行い、上位 52 ビットの加算は ADD 命令で行い。上位 CTE LV 64 ビットデータの演算が行きる。
- e. クリア命令 CLR (Clear Operand) 命令はオペランドに 0 をセットする命令である。

5.3 論理演算命令

論理解算命令として AND (論理解)、 OR (論理和)、 EOR (排他的論理和)、 NOT (否 記) 命令がある。 これらはすべてのオペランド サイズに対して使用できる。 また、類似の イミディエイト命令セット (AND)、 ORI、 EORI 命令) も、すべてのオペランド サイズに対 して実行できる。 表ちるに論理解算命令の一変を示す。 命令の詳細即明は 13 世で行み

5.4 2 進化 10 准数淘算命令

2進化10進数 (Binary Coded Decimal) の演算命令に ABCD (Add Digits), SBCD (Subtract Digits), NBCD (Negate Digits) がある。これらの命令は2進化10進形式で記憶されているゲータ間の加算演算処理を行い、長いゲータ間の処理が容易にできる。表5-4に2進化10進度の前頭命令数を示す。各命令の舞蹈は13度で述べる。

表 5.3 論理演算命令表

命令	サイズ	操作
AND	BWL	Dn∧(EA)→Dn
		(EA)∧Dn→EA
ANDI	BWL	(EA)∧\$×××→EA
OR	BWL	Dn∨(EA)→Dn
	. 2	(EA)∨Dn→EA
ORI	BWL	(EA)∨\$×××→EA
EOR	BWL	(EA)⊕Dy→EA
EORI	BWL	(EA)⊕\$×××→EA
NOT	BWL	-(EA)→EA
EOR EORI	BWL BWL	(EA)⊕Dy→EA (EA)⊕\$×××→EA

表 5 4 2 准化 10 准数消算命令表

命令	サイズ	操作
ABCD	В	$Dx_{10}^{\dagger}+Dy_{10}+X\rightarrow Dx$
SBCD	В	$Ax@_{-10}+Ay@_{-10}+X\rightarrow Ax@_{-10}$ $Dx_{10}-Dy_{10}-X\rightarrow Dx$ $Ax@_{-10}-Ay@_{-10}-X\rightarrow Ax@_{-10}$
NBCD	В	0−(EA)−X→EA

[↑] サフィックスの 10 は、データ (Dx, Dy) およびアドレス (Ax, Ay) が2 進化 10 進形式であることを示している。

5.5 桁移動操作命令

ンフトおよびローテート命令 第市シフト命令 ASL、ASR (Arithmetic Shift Left/ Right)、論理シフト命令 LSL、LSR (Logical Shift Left/Right) によってンフト動作が行え る。ローテート命令には拡張フラグを含まない。ROL、ROR (Rotate without X Left/Right) および拡張フラグを含む ROXL、ROXR (Rotate through X Left/Right) および拡張フラグを含む ROXL、ROXR (Rotate through X Left/Right) およびはローテートではオペランドはすべてのサイズをとることができる。シフトあ るいはローテートするビット数の指定法として2種類が準備されている。命令の中で直接 カウント数を指定する場合は1~8 ビットの範囲となる。データ レジスタで間接的に指定 する場合は 0~63 ビットの範囲が指定できる。変5.5 にシフトおよびローテート命令の一 電を示え、各命令の評価は14 まで起回される。

表 5.5 算術・論理シフトおよびローテート命令表

命令	サイズ	操作
ASL	B W L	X/C + - 0
ASR	B W L	*\(\times \times
LSL	B W L	X/C+ 0
LSR	BWL	0 + X/C
ROL	BWL	C + (2-
ROR	BWL	- C
ROXL	BWL	C X
ROXR	BWL	X

5.6 ビット操作命令

ビット操作命令として BTST (Bit Test)、BSET (Bit Test and Set)、BCLR (Bit Test and Clear)、BCHG (Bit Test an

表 5.6 ビット操作命令赤

命令	+	イズ	操作
BTST	В	L	~bit of (EA)→Z
BSET	В	L	~bit of (EA)→Z
			1→bit of (EA)
BCLR	В	L	~bit of (EA)→Z
			0→bit of (EA)
BCHG	В	L	~bit of (EA)→Z
			~bit of (EA)→bit of EA

[・]Z= ステータス レジスタのビット2 (Zero)

5.7 プログラム制御命令

a. 条件付プランチ命令 コンディションコードの状態を料定して、その結果によってプログラムカウンタ (PC) を接作する命令として Bcc (Branch Conditionally)、DBcc (Decrement Counter and Branch until Condition True or Counter」)。合かがある。状態制定はコンディションコードの4 4のフのフックに対して16 種類 (Boc に対しては14 種類)が用意されている。プランチ アドレスはプロクラムカウンタからの相対値として与えられ、一ジー29 11 イイ 屋地大佐屋 までプランチできる。DBcc 命令はデータレンスタ Dn をカウンタとして使用し、命令実行師に Dn の内容をデクタノントし Dn=0 になるまでの後すドレスに プランチ し、Dn=1 になると次の命令が実行される。Scc (Set Conditionally) はコンディションコードの火態を料定し、条件が係 (True) の場合は "0" をセットする。条件表を表5.7に示す。就算が行号付であるかどうかにより、算術的に同じ意味でも条件が違う。表5.8の条件式とコンディション (条件)コードの対策をみて、目的に合った条件式を使用すればよい。

b. 無条件ブランチまたはジャンプ命令 表5.9にブログラム操作命令の一覧を示す。

ブランチ命令として BRA (Branch Always), BSR (Branch to Subroutine) 命令があ り、ジャンプ命令として JMP (Jump), JSR (Jump to Subroutine) 命令がある。BRA 命 令の分波アドレスはブログラム カウンタから相対アドレスとして 8 または16 ビット ディ

[・]テストするビット位置はデータ レジスタで指定する方法とリテラル

値で指定する方法がある。 ・~はビット反転を表す(1=0,0=1)。

表 5.7 条件分岐の判定条件

指定	判 定 条 件	適用可能性					
181 AC	刊起来计	Bcc	DBcc	Scc			
CC	キャリィクリア	0	0	0			
CS	キャリィセット	0	0	0			
EQ	等しい	0	0	0			
F	真か	×	0	O			
GE	>=	0	0	Ō			
GT	>	0	0				
HI	~1	0	0	000			
LE	<=	0	0	0			
LS	ローあるいは同じ	0	0	0			
LT	<	0	0	0			
MI	マイナス	0	0	ō			
NE	aby.	0	0	000			
PL	プラス	0	0	0			
T	常に真	×	0	O			
VC	オーバフローなし	0	0	0			
VS	オーバフローあり	0 0	0	0			

表 5.8 符号条件コードの対応

条件式	符号なし	符号あり	
X <y< td=""><td>HI</td><td>GT</td><td></td></y<>	HI	GT	
$X \leq Y$	CC	GE	
$X \ge Y$	LS	LE	
X>Y	CS	LT	

表 5.9 プログラム操作命令表

額類	命令	操作				
条件付操作 Bcc DBcc		条件プランチ (8または 16ビット ディスプレースメント) 条件テスト, Dn-1→Dn, If Dn=-1 then プランチ				
	Scc	条件=1: 1→EA 条件=0: 0→EA (16 ビット ディスプレースメント)				
無条件分岐	BRA BSR JMP JSR	常にブランチ (8または16ビット ディスプレースメント) サブルーチン ブランチ () ジャンプ サブルーチン ジャンプ				
リターン	RTS RTR	サブルーチンからのリターン サブルーチンからのリターンおよび CC 回復				

スプレースメントで指定され、JMP 命令の分岐アドレスは種々提供されている。これについては 15 章で説明する。

JSR、RTS(Return from Subroutine)命令はサブルーチンのネスティングを操作する。 メインプログラムに関かれた。JSR 命令を実行するとプログラム カウンタをスタックへ退 避しサブルーチンにジャンプする。サブルーチンでは最後に書かれた RTS 命令を実行するとスタックの先頭のデータをプログラム カウンタに回復し、メイン プログラムに戻る。 RTR(Return from Subroutine Restore CC)命令はスタックからプログラム カウンタ とコンディション コードを回復する命令である。

各命令の詳細は15章で説明される。

5.8 システム制御命令

表5.10にンステム制御に関係する命令をまとめて示す。 これらはトラップ命令、ステータス レジスク操作命令および特権命令に分類される。 トラップ命令、ステータス レジスク操作命令は 16章、特権命令は 17章で詳しく説明する。本節では、以下に各命令の概要を述べる。

表 5.10 システム制御命令表

種 類	命令	操作
トラップ発生命令	TRAP TRAPV CHK	PC→SSP@-, SR→SSP@- (ベクトル)→PC If V=1 then TRAP If Dn<0 or Dn>(<ea>) then TRAP</ea>
ステータス レジスタ操作	MOVE EA to CCR MOVE SR to EA ANDI to CCR EORI to CCR ORI to CCR	(EA)→CCR (SR)→EA (CCR))∧#×××→CCR (CCR))⊕#×××→CCR (CCR))/#×××→CCR
特櫃 命令	MOVE EA to SR ORI to SR ANDI to SR EORI to SR MOVE to/from USP RTE RESET STOP	(EA)→SR (SR)→S*××→SR (SR)→S*××→SR (SR)⊝S*××→SR (USP)→An (An)→USP SPΘ+SR: SPΘ→PC 分割がイスをリセット ※××→SR、An

- a. トラップ発生命令 トラップ発生命令はソフトウェア制込みを発生する命令で
 TRAP (Trap)、TRAPV (Trap if Overflow Set)、CHK (Check Register against Bounda)
 命令がある。 TRAP 命令を実行するとプログラムカウンタとステータスレジスタをス
 タックへ退産して、命令で指定したペタトル番号に対応するアドレスがセットされる。
 TRAPV 命令を実行するとコンディションコードのVフラグがテストされ、Vフラグが
 "1" の場合は何外処理を開始する。TRAPV 例外処理ペタトルはシステムで発生されるの
 で命令で指定したくてよい、Vフラグが "0" の場合は何外とずに遅ちに次の命令に移る、
 CHK 命令はデータレジスタの下位16 ビットについて判定し、0 より小さいかまたはソース・ペランドで指定した上昇低より大きい場合は例外処理を開始する。
- b. ステータスレジスタ操作命令 特権命令にならないステータスレジスタ操作命 令に MOVE EA to CCR (Condition Code Register), MOVE SR (Status Register) to EA, ANDI to CCR, EORI to CCR, ORI to CCR 命令がある。
- c. 特権命令 特権命令はスーパバイザ状態でのみ実行可能な命合で、システム制御 命令のうち特にシステムの安全性に影響の大きな命令である。

ステータスレジスタを維作する特権命令として MOVE EA to SR (Move to Status Register), ORI to SR, AND to SR, EOR to SR 命令がある。 いずれもステータスレジ スタ 16 ビットの操作命令である。 なおステータスレジスタの下位 8 ビットすたわちコン ディションコード レジスタを指定した場合は特権命令にならない。

MOVE USP (Move User Stack Pointer) 命令はアドレス レジスタとユーザッステム スタックポインタ USP の間のデータの転送を行う。 スーパパイザモードでユーザシス テム スタックを使う場合に必要になる。

RTE (Return from Exception) 命令は例外処理からのリターン命令で例外処理プログラムの最後に書かれる。この命令を実行するとスーパパイザシステム スタックからステータス レジスタとプログラム カウンタの内容が回復され、例外処理発生の前の状態に戻る。

RESET 命令の実行によってリセット信号が発生し、リセットラインにつながるすべて の外部装置をリセットする。また STOP (Load SR/Stop)命令では16ビットのイミディ エイト データをステータス レジスタに転送し、プログタム カウンタが次のアドレスを示 した状態でプロセッサは命令のフェッチおよび実行を停止する。トレース、制込み、リットの例外処理が生じた場合に命令の実行を再開する。STOP 命令を実行する際、ステー タス レジスタの T ビット (ビット 15) が "1" の場合は直もにトレース 例外処理に移る。

以上説明した命令のほかに、 いずれの分類にも入らない命令として NOP (No Operation) がある. この命令の命令長は1バイトであり何もせずに次の命令に移るもので, 実 行サイクル数やプログラムワード数を調整する場合に有効である。

またオペレーション ワードの上位 4 ビットが "1010" または "1111" の命令は、未実装 命令とよばれ、いわゆるエミュレーション用のものである。16章で詳しく説明する。


6 フラグと算術論理

この章では 68000 のフラグの種類と機能の説明を行う。図 6.1 に示すように 68000 には 次の 5 個のフラグがある。

- (1) N……ネガティブ フラグ (Negative)
- (2) Z……ゼロフラグ (Zero)
- (3) V……オーバフロー フラグ (Overflow)
- (4) C……キャリィフラグ (Carry)
- (5) X……エクステンドフラグ (Extend) これらのフラグビットはまとめてコンデ

ィション コードとよばれ、コンディション コードレジスタ (CCR) に格納される。 CCR はステータス レジスタの下位バイト に位置している (2章参照)。CCR へはス ーババイザ状態でもエーザ状態でもアクセ

スできる。 各フラグは算術論理演算命令、シフト命



令,ローテート命令およびビット操作命令などの実行結果を反映する。68000では演算のサイズとして1、8、16、32ビットがあるが、フラグの設定は、指定されたオペランドサイズ内の実行結果を反映する。

6.1 命令実行とフラグの設定

68000 が命令を実行した場合。 その実行結果によって各フラグは次のいずれかの状態と

表 8.1 フラグ機能に関する記号の定義

記号	意味
Sm	ソース オペランドの最上位ピット
D_m	デスティネーション オペランド最上位ビット
R _m	実行結果の最上位ビット
Ro	実行結果の最下位ビット
D_n	デスティネーション オベランドの第nビット
r	桁移動命令における桁移動の数

たる.

- (1) 0に設定
- (2) 1に設定
- (3) 未定義(0.1のいずれとなるか保証されない)
- (4) 命令実行前の値を保持

各フラグの設定条件の説明に必要な記号を表 6.1 に定義しておく。

6.2 各フラグの説明

− 実62は、フラグに影響を与きる金金とフラグの設定条件に関するものである。表6.2 に現れたい命令を実行してもフラグの値は変化したい。 特に、 アドレス レジスタを使う ADDA. SUBA. MOVEA 命令はフラグに影響したいことに注意を要する。 以下、 各フラグ について説明する.

6.2.1 N 7 9 M

N (Negative) フラグは、命令の実行結果が負かどうかを示すフラグである、このフラ グは、実行結果が負のとき1、正または0のとき0が設定される。一般的には、実行結果 が負とは最上位ビットRmが1であることに等しいため、次式が成り立つ。 $N=R_m$

(6-1)

表 6.2 でも示すように大部分の命令では式 (6-1) が成立するが、DIVS、DIVU 命令、2 准化 10 准数消算命令。CHK 命令および CCR を操作する命令では式 (6-1) は成り立た たい.

DIVS. DIVU 命令では、商(結果の下位パイト)が負のときNフラグは1に設定される。 商のオーバフローが発生した場合には N フラグは未定義である。除数が0の場合 N フラ

表 6.2 フラグに影響を与える命令とフラグの設定条件

命令の種類	命令	X	N	Z	V	C	特殊な条件
算術演算	ADD, ADDI, ADDQ	*	*	*	1	- !	$V = S_m \cdot D_m \cdot \overline{R}_m + \overline{S}_m \cdot \overline{D}_m \cdot R_m \uparrow^{\dagger}$
命令							$C = S_m \cdot D_m + D_m \cdot \overline{R_m} + S_m \cdot \overline{R_m}$
	ADDX	*	*	!	!	!	V)mL
							$Z=Z \cdot \overline{R_m} \cdot \dots \cdot \overline{R_n}$
	CLR	-	0	1	0	0	
	CMP, CMPA, CMPI,	-	*	*	1	!	$V = S_m \cdot \overline{D_m} \cdot R_m + \overline{S_m} \cdot D_m \cdot \overline{R_m}$
	CMPM						$C=S_m \cdot \overline{D_m} + \overline{D_m} \cdot R_m + S_m \cdot R_m$
	DIVS, DIVU	-	*	*†2	1	0	V=商のオーバフロー
	EXT	-	*	*	0	0	
	MULS, MULU	-	*		0	0	
	NEG	*	٠		!	1	$V=D_m \cdot R_m$ $C=D_m+R_m$
	NEGX	*	*	1.	!	1	V C
							$Z=Z \cdot \overline{R_m} \cdot \cdots \cdot \overline{R_2}$
	SUB, SUBI, SUBQ	*			1	1	$V = S_m \cdot \overline{D_m} \cdot R_m + \overline{S_m} \cdot D_m \cdot \overline{R_m}$
	,,,	Ιİ					$C=S_m \cdot \overline{D_m} + \overline{D_m} \cdot R_m + S_m \cdot R_m$
	SUBX	*	*	1	!	1	V C 同上
	1.7						$Z=Z \cdot \overline{R_m} \cdot \dots \cdot \overline{R_0}$
	TAS.	_	*		0	0	E-B Km Ky
	TST						
論理演算	AND, AND,	-			0	0	7
命令	EOR, EORI,						E DK ANDRO 13, LAF MA
	NOT, OR, ORI						
- 10 // 10			**				
2 進化10進 数演算命令	ABCD	*	U	1	U	!	C=10 進数のキャリィ Z=Z・R=・・・・・Ro
数四种中市	NBCD.		U	,	U	,	Z=Z・Km・・・・K ₀ C=10進数のボロー
	SBCD		U			1	Z=Z·R _m ·····R ₀
					-		Z=Z'Km''K0
桁移動命令	ASL, ASR	-	*	*	0	0	
	LSL, LSR (r=0)						
	ROL, ROR J ROXL, ROXR(r=0)				١.	,	C=X
	ASL ROAR(F=0)	*	*		0	1	$V=D_m \cdot (\overline{D_{m-1}} + \cdots + \overline{D_{m-r}})$
	ASL		•	•	1 .	1	+Dm · (Dm-1+···+Dm-z)
	r						+Dm*(Dm-1+···+Dm-r) C=Dm-r+1
	LSL,	*			0	,	C=D _{m-r+1} C=D _{m-r+1}
	ROL.				1 "	١.	C-DII-H
	ROXL						
	ASR,				0	1	$C=D_{r=1}$

命令の種類	命令	X	N	Z	v	С	特殊な条件
	LSR, ROR, ROXR	*	*	*	0	1	2
ビット操作 命令	BCHG, BCLR, SET, BTST	-	-	!	-	-	$Z = \overline{Dn}$
その他の	MOVE, MOVEQ,	-	*	*	0	0	
命令	SWAP CHK	-	m†3	U	U	U	4 4 7 1 7 1
	MOVE to CCR MOVE to SR RTE			!			ソース オペランドの値 SSP の値
	RTR			i			USP の値
	STOP			.!			イミディエイト値

^{--:} 命令実行前の値を保持, U: 未定義, !; 特殊な条件を参照, *: 一般的場合

グには0が設定され、プロセッサは例外処理を開始する.

2 進化10 進数演算命令では N フラグは意味をもたないので未定義である。

CHK 命令ではデータ レジスタ Dn の内容により,

- (1) Dn<0のときN=1
- (2) Dn>(EA) のとき N=0

と N フラグが設定されトラップが生じプロセッサは例外処理を開始する。しかしデータ レジスタ Dn が (1), (2) 以外のときには N フラグは未定義である。

MOVE to CCR/SR 命令および STOP 命令ではオペランドの対応するビットが各フラグ に設定される。RTE, RTR 命令ではそれぞれシステム スタック の対応するビットが各フラグに設定される。

6.2.2 Z フ ラ グ

Z (Zero) フラグは命令の実行結果がゼロかどうか示すフラグであり、結果がゼロのとき1、そうでないとき0が設定される. 一般的には、実行結果がゼロということは結果の各ビットR₁(i=0~m)が "0" ということであるから次式が成り立つ。

$$Z = \overline{R_m} \cdot \cdots \cdot \overline{R_0}$$
 (6-2)

拡張演算命令 (ADDX, NEGX, SUBX 命令) および 2 進化 10 進数演算命令 (ABCD, NBCD,

 $⁽X=C, N=結果の最上位ビット R_m, Z=演算結果が0のとき <math>\overline{R_m} \cdot \cdots \cdot \overline{R_t}$)

11 記号の意味は表6.1 毎日

^{**} 記号の思水は表の.1 参照 *** 前がオーバフローの場合は未定義、除数が 0 の場合は N=0, Z=1 に設定

^{** 0&}lt;データ レジスタ<((es)) のとき未定義

74 6. フラグと算術論理

SBCD 命令) では、実行が完了した桁の演算に加え下位桁の状態も反映させなければならない。 すなわち、 拡張語全体としてあるいは 2 進化 10 進数全桁としてゼロかどうか判断 する必要がある。しながって、

$$Z = Z \cdot \overline{R}_m \cdot \cdots \cdot \overline{R}_0$$
 (6-3)

となる。ここで右辺の Z は演算前すなわち下位桁の演算結果の Z フラグである。 2 進化 10 進数演算命令の最下位桁の実行に先立って、 Z フラグと X フラグはクリアしておかな ければならない。

大部分の命令では式 (6-2) または (6-3) が成り立つが、DIVS、DIVU 命令、ビット操作命令、CHK 命令ならびに CCR を操作する命令は、これらにあてはまらない、

DIVS、DIVU 命令においては、商がゼロのとき Z フラグは 1 に設定される。商のオーズ フローが生じた場合には Z フラグの値は未定義である。除数が 0 のときは Z フラグに 1 が移立されプロセッサは例外処理を開始する。

ビット操作命令 (BCHG, BCLR, BSET, BTST 命令) では比較結果がZフラグに反映された後に、ビット反転、ビットクリア、ビットセットが行われる。このため命令実行後のビットの値とZフラグの値は必ずしも一致したい。

CHK 命令では Z フラグは未定義である.

6.2.3 V フラグ

V (Overflow) フラグは命令の算務演算においてオーバフローが生じたかどうか示すフ ラグである。 V フラグには、オーバフローが生じたとき 1が設定され。 生じたかったとき のが設定される。 ここで、オーバフローとは、演算結果が合や指定したオペランドサイ ズ行で表現できない場合。 すなわち符号ビットが複雑されてしまった場合という。

加算命令 (ADD, ADDI, ADDQ, ADDX 命令) においてオーバフローが生じるのは図 6.2 で示すように 2 とおりの場合がある。


(1) 負の整数(デスティネーション オペランドの最上位 ビット $S_n=1$)と負の整数 (ソース オペランドの最上位ビット $D_n=1$)を加算した結果、符号ビット(実行結果の最 上位ビット R_n)がクリアされた場合

$$V = S_m \cdot D_m \cdot \overline{R_m}$$
 (6-4)

(2) 正の整数と正の整数を加算した結果、符号ビットに1が設定された場合

$$V = \overline{S}_m \cdot \overline{D}_m \cdot R_m$$
 (6-5)

上記 (1), (2) より加算命令におけるオーバフローは式 (6-6) で表すことができる.



 $V = S_{-} \cdot D_{-} \cdot \overline{R}_{-} + \overline{S}_{-} \cdot \overline{D}_{-} \cdot R_{m}$ (6-6)

| 複算命令 (SUB, SUBI, SUBX, 命令) および比較命令 (CMP, CMPA, CMPI, CMP PM 命令) におけるオーバフローも、図 6.3 に示すように、加算命令と同様に考えることができる。

減算、比較命令ではデスティネーションホペランドからシースオペランドが減算されることに注意を要する。図6.3から減算命令および比較命令を実行したときVフラグは、 (1) 正の整数一負の整数一符号ビット=1の場合、(2) 負の整数一正の整数一符号ビット =0の場合にとットされる。すたわら次式が減り立つことになる。

$$V = S_m \cdot \overline{D_m} \cdot R_m + \overline{z_m} \cdot D_m \cdot \overline{R_m}$$
(6-7)

NEG、NEGX命令は0からデスティネーションオペランドを減算する命令であり、減数 がデスティネーションオペランドである点が減算、比較命令と異なる点である。この点に 注意してソフラグの設定条件を求めると次式のとおりとなる(評細名略).

$$V=D_m \cdot R_m$$
 (6-8)

DIVS, DIVU 命令では商がオーバフローしたとき V フラグが設定される.

桁移動命令では ASL (r=0) 以外の命令は V フラグを常に0 とする. ASL 命令 (r=0) では符号ビットに変化があった場合に V フラグに1が設定される。これには次の 2 とおりの場合がある。ここで D_m は桁移動前の最上位ビット、r は桁移動の数である。

(1) D_m=1 かつ D_{m-1}~D_{m-r} のいずれかが 0 の場合

$$V = D_m \cdot (\overline{D_{m-1}} + \cdots + \overline{D_{m-r}}) \qquad (6-8)$$

(2) D_m=0 かつ D_{m-1}~D_{m-r} のいずれかが1の場合

$$V = \overline{D_m} \cdot (D_{m-1} + \cdots + D_{m-r}) \qquad (6-9)$$

上記 (1), (2) より, ASL 命令 (r=0) では次式に従って V フラグが設定される.

$$V = D_{m} \cdot (\overline{D_{m-1}} + \cdots + \overline{D_{m-r}})$$

$$+ \overline{D_{m}} \cdot (D_{m-1} + \cdots + D_{m-r})$$
(6-10)

この条件は桁移動によってデータの符号が変化した場合をチェックするためのものである。

このほか、命令によって0が設定されたり、未定義であったり、以前の値を保持していたりするが、これらについては表6.2を参照されたい。

6.2.4 C フ ラ グ

C (Carry) フラグは命令の実行においてキャリィ/ボローが生じたかどうか示すフラグ であり、キャリィ/ボローが生じた場合1が設定され、生じなかった場合6が設定される。 加算命令においてキャリィが生じるのは図6.4に示するとおりの場合である。したがっ て、次丈で示される条件によってCフラグが脚でまれる。

 $C = S_m \cdot D_m + D_m \cdot \overline{R_m} + S_m \cdot \overline{R_m}$ (6-11)




図 6.4 加算命令においてキャリィが生じる場合




図 8.5 減算, 比較命令においてボローが生じる場合

減算、比較命令においてボローが生じるのは図6.5に示す3とおりの場合である。したがって、次式で示される条件によって C フラグが設定される。

$$C = S_m \cdot \overline{D_m} + \overline{D_m} \cdot R_m + S_m \cdot R_m$$
 (6-12)

NEG、NEGX 命令は0からデスティネーションオペランドを演算する命令であり、演数 がデスティネーションオペランドである点を考慮し、上途した演算、比較命令と同様に考 まると次式を得る。

$$C=D_{m}+R_{m}$$
 (6-13)

2 進化 10 進数演算命令では 10 進数のキャリィ/ボローが C フラグに反映される。

ッフト回数がの必能影命令において、ROML ROMR 命令では C フラグに X フラグの 内容がセットされその他のシフト/ローテート命令では C=0 となる。 1回以上シフトま たはローテートする情俗動命令では最後にシフトアウトされたビットが C フラグに反映さ れる。すなわも、右シフトを「即行った後には

 $C=D_{r-1}$

となり、左シフトをr回行った後には

 $C = D_{m-r+1}$

が設定される.

このほか、Cフラグが0に設定されたり、未定義であったり、以前の値を保持したりする命令については表6.2を参照されたい、

6.2.5 X フ ラ グ

Xフラグは拡張演算および拡張形符移動を行うときに使用する、Xフラグが変化すると きは常に X=C となる。しかし C フラグが変化したとき常に Xフラグが影響を受けるわ けではない。

X フラグの設定条件は表6.2を参照されたい。

7 命令実行時間

この章では68000の命令実行時間について解説する。

7.1 命令実行時間の内訳

一般に命令実行時間は37.1 (a) に示すごとく(1) 命令フェッチ時間: t_{Fr} (2) 実効 アドレス計算時間: t_{Eh} (3) 命令処理時間: t_{EK} の総和で表される。ところが68000 では、2 章にも述べたように、命令プリフェッチ機能を有するために、基本的には命令実行手順




図 7.1 命令実行時間の内訳

は図7.1 (b) に示すようになる。すなわち命令フェッチ (時間 t_P) が、オペランドの実 効アドレス計算 (時間 t_{EA}) または命令処理 (時間 t_{EX}) と平行して行われるため実効的 か命令事行時間は t_{EA}) で表される。

68000には、4章で述べたまりに、多様なアドレス形式があり、各々のアドレス形式で 実効アドレン計算時間 $_{180}$ が異たる、また、各命令はその処理時間 $_{180}$ が異なるため。次 新以降で述べる具体的た命令実行時間では $_{180}$ と $_{180}$ を別々に解説する。また、メモリア タセスは十分落道であるものとし、タエート状態(Swy)はないものと位定した。

7.2 実効アドレス計算時間

68000 は4章で述べたように12種の実効アドレス形式をもっている。それら各実効ア ドレス計算に要するクロック サイクル数は表7.1 に示される。なお、このサイクル数で処 理される内容には次の2つが含まれる。

(1) 実効アドレス計算

表 7.1 実効アドレス計算処理時間(サイクル数)

	アドレス形式		オベランドの長さ			
	アドレス形式	パイト/ワード	ロング ワード			
Dn	データ レジスタ直接形式	0 (0/0)	0 (0/0)			
An	アドレスレジスタ直接形式	0 (0/0)	0 (0/0)			
An@	アドレス レジスタ間接形式	4 (1/0)	8 (2/0)			
An@+	ポストインクリメント アドレス レジスタ間接形式	4 (1/0)	8 (2/0)			
An@-	プリデクリメント アドレス レジスタ間接形式	6 (1/0)	10 (2/0)			
An@d	ディスプレースメント付アドレス レジスタ間接形式	8 (2/0)	12 (3/0)			
An@(d, ix)	インデックス付アドレス レジスタ間接形式	10 (2/0)	14 (3/0)			
$\times \times \times .W$	短絶対アドレス形式	8 (2/0)	12 (3/0)			
$\times \times \times .L$	長絶対アドレス形式	12 (3/0)	16 (4/0)			
PC@(d)	ディスプレースメント付プログラムカウンタ相対形式	8 (2/0)	12 (3/0)			
PC@(d. ix)	インデックス付プログラムカウンタ相対形式	10 (2/0)	14 (3/0)			
\$ ×××	イミディエイト形式	4 (1/0)	8 (2/0)			

注: (a/b), a; リードサイクル数, b; ライトサイクル数

80 7. 命令実行時間

(2) メモリからのオペランドフェッチ

同志ではオペランドがいイト (8ビット)またはワード (16ビット)の場合とロンクワード (32ビット)の場合とに分けて示されている。同者とも実効アドレス計算処理に要する・サイクル数は同じであるが、表中で走があるのはオペランドフェッチ処理の差に起因する。 すなわち、1ワードのフェッチ (4モリリード)には 4サイクルを要しロングワードのフェッチには8サイクル要するためである。また、同表において ()中には (リードサイクル数)が示される。これらはいずれも金サイクル数のの中に含まれるサイクル数である。 実効アドレス計算処理において ライト・サイクル数がいずれの場合ものであるのはその処理の性質から当然のことである。

7.3 オペレーション実行処理時間

以下に 68000 の各命令の実行処理時間 $t_{\rm EX}$ をサイタル数で示す。 なお、 データ MOVE 命令に関してだけは、68000 においては観々の実効 アドレス 形式を有する 2つのオペランドを指定し得ることから単純に表 7.1 に示した $t_{\rm EA}$ と $t_{\rm EX}$ を加えた値では表現してくい、このため MOVE 命令についてはソース オペランドとデスティネーションオペランドの実効 アドレス形式の組合せによって処理時間がわかるように $t_{\rm EA}$ + $t_{\rm EX}$ の全時間で表現した。

7.3.1 データ転送命令時間 (実効アドレス計算処理時間を含む)

表7.2 はオペランド サイズがパイト長またはワード長の場合の データ 転送命令の実行 時間を売している。また。表7.3 はオペランド サイズがロング ワードの場合のデータ転 送命令の実行時間を示している。これらの表をよくみると表の対角線を輸としては対称 形の表になっている。しかし An®ー (ブリデクリメント アドレス レジスタ間接) モードが指定された場合に限ってこの対称形が依たれたい。たとえばソース アドレス =An®ー ー, デスティネーション オペランド=Dn の場合は命令実行時間が 10 サイクルであるの に対して、逆に、ソース オペランド=Dn, デスティネーション アドレス =An®ー の場 合は 8 サイクルですむ。この理由はソース アドレスに An®ー モードが指定された場合 は命令実行の最初にアドレス レジスタをデタリメントする 2 サイクルの操作が入ること による。デスティネーション オペランドに An®ー モードが指定された場合の アドレス レジスタのデラリメント提作のため

Q	
4100	
子時間 (-	
E 命令実	
V MOV	
F02*	
h, 7	
1279	
ンサイン	
イスフーショ	
表 7.2	

S 7 F L X D Y F V X D D A (4 (4 (0)) A M A (4 (4 (0)) A M A (4 (4 (0)) A M ⊕ + 10 (2 (0)) A M ⊕ + 10 (2 (0)) A M ⊕ (4 (3 (0)	An 4 (1/0) 4 (1/0) 8 (2/0) 8 (2/0) 10 (2/0) 11 (3/0) 12 (3/0) 12 (3/0) 16 (4/0)	8 (1/1) 8 (1/1) 12 (2/1) 12 (2/1) 14 (2/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1) 20 (4/1)	An@+ 8 (1/1) 8 (1/1) 12 (2/1) 12 (2/1) 14 (2/1) 14 (2/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1) 17 (3/1) 18 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1) 19 (3/1)	An.9 – 8 (1/1) 8 (1/1) 8 (1/1) 12 (2/1) 12 (2/1) 14 (2/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1)	An@(d) 12 (2/1) 12 (2/1) 16 (3/1)	An@(d. ix) 14 (2/1) 11 (2/1)	X × × × W 12 (2/1) 21 (2/2) 21	
8 8 8 10 10 10 12 14 14 14 14 14 14 14 14 14 14 14 14 14	4 (1/0) 4 (1/0) 8 (2/0) 8 (2/0) 10 (2/0) 12 (3/0) 14 (3/0) 12 (3/0) 16 (4/0)	8 (1/1) 8 (1/1) 12 (2/1) 14 (2/1) 16 (3/1) 16 (3/1) 20 (4/1)	8 (1/1) 8 (1/1) 12 (2/1) 12 (2/1) 14 (2/1) 16 (3/1) 18 (3/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1) 16 (3/1)	8 (1/1) 8 (1/1) 12 (2/1) 14 (2/1) 16 (3/1) 18 (3/1)	12 (2/1) 12 (2/1) 16 (3/1)	14 (2/D)		
(xi.)	4 (1/0) 8 (2/0) 8 (2/0) 10 (2/0) 12 (3/0) 14 (3/0) 15 (3/0) 16 (4/0)	8 (1/1) 12 (2/1) 14 (2/1) 16 (3/1) 16 (3/1) 16 (3/1) 20 (4/1)	8 (1/1) 12 (2/1) 14 (2/1) 16 (3/1) 18 (3/1) 16 (3/1) 16 (3/1)	8 (1/1) 12 (2/1) 14 (2/1) 16 (3/1) 18 (3/1)	12 (2/1) 16 (3/1)	14 (2/1)	12 (2/1)	
8 8 10 10 12 12 14 14 14 14 14 14 14 14 14 14 14 14 14	8 (2/0) 8 (2/0) 10 (2/0) 12 (3/0) 14 (3/0) 12 (3/0) 16 (4/0)	12 (2/1) 12 (2/1) 14 (2/1) 16 (3/1) 18 (3/1) 20 (4/1)	12 (2/1) 12 (2/1) 14 (2/1) 16 (3/1) 18 (3/1) 16 (3/1) 16 (3/1) 16 (3/1)	22 21 21 22 25 25 25 25 25 25 25 25 25 25 25 25	16 (3/1)			16 (3/1)
8 10 10 12 14 14 14 14 14 14 14 14 14 14 14 14 14	8 (2/0) 10 (2/0) 12 (3/0) 14 (3/0) 12 (3/0) 16 (4/0)	12 (2/1) 14 (2/1) 16 (3/1) 18 (3/1) 20 (4/1)	12 (2/1) 14 (2/1) 16 (3/1) 18 (3/1) 16 (3/1) 20 (4/1) 16 (3/1)	21 14 15 15 15 15 15 15 15 15 15 15 15 15 15		18 (3/1)	16 (3/1)	20 (4/1)
0 (xi.	10 (2/0) 12 (3/0) 14 (3/0) 12 (3/0) 16 (4/0)	14 (2/1) 16 (3/1) 18 (3/1) 26 (3/1)	14 (2/1) 16 (3/1) 18 (3/1) 16 (3/1) 16 (3/1) 16 (3/1)	14 (2/1) 16 (3/1) 18 (3/1)	16 (3/1)	18 (3/1)	16 (3/1)	20 (4/1)
12	12 (3/0) 14 (3/0) 12 (3/0) 16 (4/0)	16 (3/1) 18 (3/1) 16 (3/1) 20 (4/1)	18 (3/1) 18 (3/1) 19 (4/1) 16 (3/1)	16 (3/1)	18 (3/1)	20 (3/1)	18 (3/1)	22 (4/1)
14	14 (3/0) 12 (3/0) 16 (4/0)	18 (3/1) 16 (3/1) 20 (4/1)	18 (3/1) 16 (3/1) 20 (4/1) 16 (3/1)	18 (3/1)	20 (4/1)	22 (4/1)	20 (4/1)	24 (5/1)
	12 (3/0) 16 (4/0)	16 (3/1) 20 (4/1)	16 (3/1) 20 (4/1) 16 (3/1)	16 (3/1)	22 (4/1)	24 (4/1)	22 (4/1)	26 (5/1)
××× .W 12 (3/0)	16 (4/0)	20 (4/1)	20 (4/1)	70 (20.00)	20 (4/1)	22 (4/1)	20 (4/1)	24 (5/1)
××× .L 16 (4/0)			16 (3/1)	20 (4/1)	24 (5/1)	26 (5/1)	24 (5/1)	28 (6/1)
PC@(d) 12 (3/0)	12 (3/0)	16 (3/1)		16 (3/1)	20 (4/1)	22 (4/1)	20 (4/1)	24 (5/1)
PC@(d, ix) 14 (3/0)	14 (3/0)	18 (3/1)	18 (3/1)	18 (3/1)	22 (4/1)	24 (4/1)	22 (4/1)	26 (5/1)
** ××× 8 (2/0)	8 (2/0)	12 (2/1)	12 (2/1)	12 (2/1)	16 (3/1)	18 (3/1)	16 (3/1)	20 (4/1)
表 7.8		ョンサイズが	7-44.0	の時の MOVE	6 命令実行時日	オペレーション サイズがロング ワードの時の MOVE 命令実行時間(サイクル数)		
STFUX DTFUX Dn	An	An@	An@+	An@-	An@(d)	An@(d. ix)	w. ×××	××× .L
Dn 4 (1/0)	4 (1/0)	12 (1/2)	12 (1/2)	12 (1/2)	16 (2/2)	18 (2/2)	16 (2/2)	20 (3/2)
An 4 (1/0)	4 (1/0)	12 (1/2)	12 (1/2)	12 (1/2)	16 (2/2)	18 (2/2)	16 (2/2)	20 (3/2)
An@ 12 (3/0)	12 (3/0)	20 (3/2)	20 (3/2)	20 (3/2)	24 (4/2)	26 (4/2)	24 (4/2)	28 (5/2)
12	12 (3/0)	20 (3/2)	20 (3/2)	20 (3/2)	24 (4/2)	25 (4/2)	24 (4/2)	28 (5/2)
An@- 14 (3/0)	14 (3/0)	22 (3/2)	22 (3/2)	22 (3/2)	25 (4/2)	28 (4/2)	26 (4/2)	30 (5/2)
16	16 (4/0)	24 (4/2)	24 (4/2)		28 (5/2)	30 (5/2)	28 (5/2)	32 (6/2)
An@(d, ix) 18 (4/0)	18 (4/0)	26 (4/2)	25 (4/2)	26 (4/2)	30 (5/2)	32 (5/2)	30 (5/2)	34 (6/2)
××× .W 16 (4/0)	16 (4/0)	24 (4/2)	24 (4/2)	24 (4/2)	28 (5/2)	30 (5/2)	28 (5/2)	32 (6/2)
××× .L 20 (5/0)	20 (5/0)	28 (5/2)	28 (5/2)	23 (5/2)	32 (6/2)	34 (6/2)	32 (6/2)	36 (7/2)
PC@(d) 16 (4/0)	16 (4/0)	24 (4/2)	24 (4/2)	24 (4/2)	28 (5/2)	30 (5/2)	28 (5/2)	32 (6/2)
	18 (4/0)	26 (4/2)	26 (4/2)	26 (4/2)	30 (5/2)	32 (5/2)	30 (5/2)	34 (6/2)
# ××× 12 (3/0)	12 (3/0)	20 (3/2)	20 (3/2)	20 (3/2)	24 (4/2)	26 (4/2)	24 (4/2)	28 (5/2)

表 7.4 標準命令実行処理時間(サイクル数)

命令	オペランドアドレス	Sアドレス=(EA)	Sアドレス=(EA)	S アドレス=Dn
HD YE	オペレーションサイズ	D アドレス=An	D アドレス=Dn	D アドレス=(EA)
ADD	パイト, ワード	8 (1/0)	4 (1/0)	8 (1/1)
	ロングワード	6 (1/0)	6 (1/0)	12 (1/2)
AND	パイト, ワード	_	4 (1/0)	8 (1/1)
	ロング ワード	_	6 (1/0)	12 (1/2)
CMP	パイト, ワード	6 (1/0)	4 (1/0)	_
	ロング ワード	6 (1/0)	6 (1/0)	_
DIVS	_	_	158 (1/0)MAX	_
DIVU	_	_	140 (1/0)MAX	_
EOR	パイト, ワード	_	4 (1/0)	8 (1/1)
	ロング ワード	-	8 (1/0)	12 (1/2)
MULS	_		70 (1/0)MAX	_
MULU			70 (1/0)MAX	_
OR	パイト, ワード	_	4 (1/0)	8 (1/1)
	ロング ワード	_	6 (1/0)	12 (1/2)
SUB	パイト, ワード	8 (1/0)	4 (1/0)	8 (1/1)
	ロング ワード	6 (1/0)	6 (1/0)	12 (1/2)

注) 命令実行時間は上表の値に実効アドレス生成時間を加える必要あり D=デスティネーション、S=ソース

の2サイクルは実効的な時間としては現れない。

7.3.2 標準命令実行時間

表7.4 に ADD、AND 命令等の標準命令の 命令処理時間を示す。 これらの 命令が使用するアドレス形式は各種あるが、共通していることは(レジスタ、(EA)) 間の処理であるということである。 すなわら、データ転送命令のようにソース オペランド、デスティネーュョン オペランドが共に メキリ 上にあることはない、必ず一方に レンスタが指定される、なお、表7.4 に示したヤイタル数は命令の処理サイタル、結果の格論サイタル、および次の命令のフェッチ サイタルを合んでいる。したがって命令の全実行時間を求めるためには (EA) を計算するためのアドレス生成サイタル数 $t_{t,k}$ を表7.1 より求めて表7.4 の値に加えたければたらない。

たとえば次の命令の実行時間を求めてみる。

ADD .L D1, (A1)

デスティネーンョン オペランドのアドレス形式はアドレス レジスタ間接形式であり、オペランド サイズがロング ワードである。したがって、実効アドレス計算時間 t_{12} は表 T_{11} に T_{12} の T_{13} の T_{14} に T_{15} の T_{15

7.3.3 イミディエイト命令実行時間

表7.5にイミディエイト命令の実行処理時間を示す。この表に示される処理時間に含ま れる内容はイミディエイト オペランドのフェッチ サイクル。命令の実行処理サイクル。 結果の格納サイクルおよび次の命令のブリフェッチ サイクルである。したがってイミディ

表 7.5 イミディエイト命令実行処理時間(サイクル数)

命令	オペランドオペランドサイズ	Sアドレス=イミ ディエイト Dアドレス=Dn	Sアドレス=イミ ディエイト Dアドレス=An	Sフドレス=イミ ディエイト Dフドレス=(EA)
ADDI	パイト, ワード ロング ワード	8 (2/0) 16 (3/0)	=	12 (2/1) 20 (3/2)
ADDQ	バイト, ワード ロング ワード	4 (1/0) 8 (1/0)	8 (1/0) 8 (1/0)	8 (1/1) 12 (1/2)
ANDI	バイト, ワード ロング ワード	8 (2/0) 16 (3/0)	=	12 (2/1) 20 (3/1)
CMPI	バイト, ワード ロング ワード	8 (2/0) 14 (3/0)	8 (2/0) 14 (3/0)	8 (2/0) 12 (3/0)
EORI	バイト, ワード ロング ワード	8 (2/0) 16 (3/0)	=	12 (2/1) 20 (3/2)
MOVEQ	ロング ワード	4 (1/0)	_	_
ORI	パイト, ワード ロング ワード	8 (2/0) 16 (3/0)	=	12 (2/1) 20 (3/2)
SUBI	バイト, ワード ロング ワード	8 (2/0) 16 (3/0)	=	12 (2/1) 20 (3/2)
SUBQ	バイト, ワード ロング ワード	4 (1/0) 8 (1/0)	8 (1/0) 8 (1/0)	8 (1/1) 12 (1/2)

往) 命令実行時間は上表の値に実効アドレス生成時間を加える必要あり

S=ソース, D=デスティネーション

84 7. 命令実行時間

エイト命令の全実行時間を求めるためには (EA) を計算するための実効アドレス計算時間を表7.1 より求め、表7.5 の値に加えなければならない。

デスティネーション ポペランドが Dn または An である 場合は、デスティネーション ポペランドの実効アドレス計算に要する時間は表 7.1 から明らかなように0 である。 した がって表 7.5 に示した値がすなわち命令実行の全時にしい、デスティネーション オペランド = (EA) である場合は、種々の実効アドレス モードをとり得るので表 7.1 より実効 アドレス 生成時間を表 7.5 の値に加えなければならない。

7.3.4 シングル オペランド命令家行時間

表7.6にシングルオペランド命令の実行処理時間を示す、この表に示される処理時間に 含まれる処理内特はオペランドのフェッチ、命令の処理、および次の命令プリフェッチで ある。したがって命令実行の企時間を求めるためには表7.1に示されたポペランドドレスの計算時間を変ろ,6に示された値に加えなければならない。シングルオペランドの命令 CLR、NSCO、NEG命令など8億の命令がある。その特徴はすべて2ペイト(1ワード)命 令であることと、オペランドには他の命令と異なりデスティネーシェンオペランドしかも たないことである。オペランドがレジスタ(Dn または An)の場合には、表7.6の値に 加えるべきアドレス計算時間は表7.1よりのサイタルであるため、表7.6の値がそのまま 命令の全実行時間となる。一方、オペランドがメモリの場合には、命令の全実行時間は表 たければならない。

7.3.5 シフト/ローテート命令事行時間

表7.7 にシフト/ローテート命令の実行処理時間を示す。この表に示す処理時間に含まれる内容はオペランドフェッチ。シフト/ローテートの処理。結果の格納および、次の合

表 7.6 シングルオペランド命令実行処理時間(サイクル数)

命令	オベランド オベランド サイズ	オペランド=レジスタ (Dn または An)	オペランド=メモリ (EA)
CLR	パイト, ワード	4 (1/0)	8 (1/1)
	ロング ワード	6 (1/0)	12 (1/2)
NBCD	バイト	6 (1/0)	8 (1/1)
NEG	パイト, ワード	4 (1/0)	8 (1/1)
	ロング ワード	6 (1/0)	12 (1/2)
NEGX	パイト, ワード	4 (1/0)	8 (1/1)
	ロング ワード	6 (1/0)	12 (1/2)
NOT	パイト, ワード	4 (1/0)	8 (1/1)
	ロング ワード	6 (1/0)	12 (1/2)
Scc	パイト, ワード	4 (1/0)	8 (1/1)
	ロング ワード	6 (1/0)	8 (1/1)
TAS	バイト	4 (1/0)	10 (1/1)
TST	パイト, ワード	4 (1/0)	4 (1/0)
	ロング ワード	4 (1/0)	4 (1/0)

注) 命令実行時間は上表の値に実効アドレス生成時間を加える必要あり

表 7.7 シフト/ローテート命令実行処理時間(サイクル数)

命令	オペランド	オペランド=レジスタ	オペランド=メモリ (EA)
ASR, ASL	バイト, ワード ロング ワード	6+2n* (1/0) 8+2n (1/0)	8 (1/1)
LSR, LSL	バイト, ワード ロング ワード	6+2n (1/0) 8+2n (1/0)	8 (1/1)
ROR, ROL	バイト, ワード ロング ワード	6+2n (1/0) 8+2n (1/0)	8 (1/1)
ROXR, ROXL	バイト, ワード ロング ワード	6+2n (1/0) 8+2n (1/0)	8 (1/1)

往) 命令実行時間は上表の値に実効アドレス生成時間を加える必要あり

令のプリフェッチである。したが、てオペランド アドレスの計算時間を表7.1により求め、表7.7に示した値に加えて命令の全実行時間を求めなければならない。 ンフトリー アート命令の機能はオペランドがレジスタの場合には1命令でロビットのシフトまたは ローテートが可能であるが、一ガチペランドがレジスタの場合には1命令で実行し得るシフト

^{*} nは桁移動の数を表す

86 7. 命令零行時間

ト/ローテートビット数は1ビットだけである。 1ビットのシフトには2クロックサイクルを必要とすることから、表7.7 においてオペランドがレジスタの場合には <math>+2n サイクルが加まられている。

たとえば次の命令の実行時間は、 t_{EA} =0、 t_{EX} =6+2×8=22 であるから 22 クロックサイクルとなる。

ASL .W #8. D1

7.3.6 ビット操作命令実行時間

表7.8にビット操作の命の実行処理時間を示す。この表に示す値はオペランドフェッチを の命の処理。結果の格能、および次の命令のブリフェッチを含んでいる。したがって 命令の全実行期間を求めるためにはオペランドアドレスの計算時間を表7.1から求めて 表7.8の値に加えなければならない。表7.8中のダイナは、 $_{9}$ の形とは操作すべきオペランドのビット位置が命令で指定されるレジスタに貯えられている場合を示し、一方スタティ $_{9}$ のドンド位置が命令で指定されるレジスタに貯えられている場合を示し、一方スタティ $_{9}$ のドンは操作すべきオペランドのビット位置が直接命令で指定される場合を示している。

7.3.7 ブランチ関係命令室行時間

表7.9にプランチ関係の合金製行処理が開始を示す。この表には、プランケ・豊のアドレス (\mathcal{F}_{q} スプレースメント付プョグラム カウンタ相対形式) の計算に要する時間が含まれている。したがって Boc。 BRA、BRS、DBc。 命令に関しては本表に示された値が命令の全実行時間を示している。 しかし CHK 命令ではプランチのアドレスとして各億の実物アドレス形式 を有しているので命令の全実行時間を示している。 しかし CHK 命令ではプランチのアドレスとして各億の実物アドレス形式 を有しているので命令の全実行時間を求めるためには表7.9に示される値に、表7.1 より求めた実物アドレス計算時間を加えなければならない。 きて、表7.9 は プランチが成立した場合と不成立の場合について分けて示している。 BRA、BRS、TRAP 命令は集余件プランチであるので不定立の機に無意味である。68000では命令のブラフェッチ機能を有しているため、プランチが成立したときには先行してヴラッキ条件が放立した場合には命令処理時間がプランチ条件不成立の場合に比べて長くなると考えられる。この状況が表7.9の BCc 命令、ディスプレースメント=パイトの場合の実行時間に要ねている。しかし、この解説を扱か作さために 80000 ではブランチアドレスをマイタコフェクタした。

表 7.8 ピット操作命令実行処理時間(サイクル数)

	ビット位置	ダイナ	ミック	スタテ	1 7 7
命令	オベランド	レジスタ	メモリ(EA)	レジスタ	メモリ(EA)
BCHG	パイト ロング ワード	8(1/0)MAX	8 (1/1) —	 12(2/0)MAX	12 (2/1)
BCLR	バイト ロング ワード	- 10(1/0)MAX	8 (1/1) —	14(2/0)MAX	12 (2/1)
BSET	パイト ロング ワード	8(1/0)MAX	8 (1/1) —	- 12(2/0)MAX	12 (2/1)
BTST	バイト ロング ワード	6(1/0)MAX	4 (1/0)	 10(2/0)MAX	8 (2/0)

注) 命令実行時間は上表の値に実効アドレス成生時間を加える必要あり

表 7.9 ブランチ関係命令実行処理時間(サイクル数)

命令	条件成立の有無	トラップまたはブラン チ条件成立	トラップまたはブラン チ条件不成立		
Bcc	415%	10 (2/0)	8 (1/0)		
	ワード	10 (2/0)	12 (2/0)		
BRA	415%	10 (2/0)	_		
	7 - F	10 (2/0)	-		
BSR	パイト	18 (2/2)	_		
	y - F	18 (2/2)	A 11 -		
DBcc	CC true	-	12 (2/0)		
	CC false	10 (2/0)	14 (3/0)		
CHK	_	40 (5/3)+t _{EA} max	10 (1/0)+t _{BA}		
TRAP		34 (4/3)	-		
TRAPV	_	34 (5/3)	4 (1/0)		

注) 命令実行時間は上表の値に実効アドレス生成時間を加える必要あり

ムで先行して計算するように配慮されているので、場合によってはブランチ条件が成立し た場合の方が不成立の場合より高速に処理できるのである。その例が Bcc 命令において ディメブレースメントニワードの場合である。Bcc 命令でディスプレースメントがワード 長の場合にはコングラード命令 (4パイト命令)となるためブリフェッチの効果が生きな いことがその理由である。DBcc 命令の実行時間がブランチ条件収立の場合が不成立の場 合よりも高速になっているのも同じ理由による。

表 7.10 ジャンプ関係命令実行時間(サイクル数)

E.A.	An@	An@+	An@-	An@ (d)	An@ (d, ix)	×××.W	$\times \times \times . L$	PC@ (d)	PC@ (d, ix)
JMP	8(2/0)	-	-	10(2/0)	14(3/0)	10(2/0)	12(3/0)	10(2/0)	14(3/0)
JSR	16(2/2)	-	-	18(2/2)	22(2/2)	18(2/2)	20(3/2)	18(2/2)	22(2/2)

E. A.=実効アドレス形式

表 7.11 実効アドレス生成関係命令実行時間(サイクル数)

E.A. 命令	An@	An@+	An@-	An@ (d)	An@ (d. ix)	×××.W	$\times \times \times . L$	PC@ (d)	PC@ (d, ix)
LEA	4(1/0)	-	_	8(2/0)	12(2/0)	8(2/0)	12(3/0)	8(2/0)	12(2/0)
PEA	12(1/2)	-	-	16(2/2)	20(2/2)	16(2/2)	20(3/2)	16(2/2)	20(2/2)

E. A.=実効アドレス形式

7.3.8 ジャンプ関係命令実行時間

表す.10にジャンブ関係命令 (MP, JSR 命令) の実行時間を示す。ことに示された値は ジャンプ先アドレスの計算。ジャンブの実行およびジャンプ先番地に格約されている次の 命令プリフェッチの時間を含んでいる。すなわち、実効アドレス計算時間が表了.10に含 まれているため表了.1に示した実効アドレス計算時間を加えなくても、表7.10の値はジャンプ命令の企業行時間を表している。

7.3.9 実効アドレス生成関係命令実行時間

表 7.11 に実効アドレス生成関係命令(LEA、PEA 命令)の実行時間を示す。ここに示された値には実効アドレス計算時間が含まれるので改めて表 7.1 の値を加える必要はない。すなわち、表 7.11 の値は命令の全実行時間を表している。

7.3.10 マルチレジスタ関係命令実行時間

表7.12にマルチレジスタ関係命令の実行時間を示す、マルチレジスタ関係の命令は MOVEM 命令のみである。同志において n は移動すべきオペランドの数を示している。ワ ード長ナペランドのときにはメモリーレジスタ関移動に要するサイタル数は11オペランド につき 4 サイクル、一方ロング ワードオペランドのときには1オペランド当り8 サイクル を要する。表7.12に示される 値には実効アドレス生成 のための時間が含まれている で、改めて表7.1から実効アドン×生成時間を求めま7.12の値に加える必要はない。ナ たわち、表7.12の値は MOVEM 命令の全実行時間を表している。 M・R の場合と R・M

表 7.12 マルチレジスタ関係命令実行時間(サイクル数)

* *	E. A. O. S.	An@	An@+	An@-	An@(d)	An@ (d, ix)	×××.W	$\times \times \times . L$	PC@(d)	PC@ (d, ix)
MOVEM	7 - F	12+4n	12+4n	-	16+4n	18+4n	16+4n	20+4n	16+4n	18+4n
(M→R)		(3+n/0)	(3+n/0)		(4+n/0)	(4+n/0)	(4+n/0)	(5+n/0)	(4+n/0)	(4+n/0)
	1177	12+8n	12+8n	-	16+8n	18+8n	16+8n	20+8n	16+8n	18+8n
	9-F	(2+2n/0)	(3+n/0)		(4+2n/0)	(4+2n/0)	(4+2n/0)	(5+2n/0)	(4+2n/1)	(4+2n/0
MOVEM	ワード	8+4n	_	8+4n	12+4n	14+4n	12+4n	16+4n	_	-
(R→M)		(4/n)		(2/n)	(3/n)	(3/n)	(3/n)	(4/n)		
	ロング	8+8n	-	8+8n	12+8n	14+8n	12+8n	16+8n	-	-
	ワード	(2/2n)		(2/2n)	(3/2n)	(3/2n)	(3/2n)	(4/2n)		

O.S.=オペランド サイズ, E.A.=実効アドレス形式

表 7.13 倍精度演算命令実行時間(サイクル数)

命令	0.0.	S オペランド=Dn	Sオペランド=メモリ
命令	o. s.	$\mathrm{D} \not \pi \! \prec \! \ni \! \! \! \! \! \! \! \! \! \! \! \! \! \! \! \!$	D オペランド=メモリ
ADDX	パイト, ワード	4 (1/0)	18 (3/1)
	ロングワード	8 (1/0)	30 (5/2)
SUBX	パイト, ワード	4 (1/0)	18 (3/1)
	ロング ワード	8 (1/0)	30 (5/2)
ABCD	バイト	6 (1/0)	18 (3/1)
SBCD	パイト	6 (1/0)	18 (3/1)
CMPM	パイト, ワード	-	12 (3/0)
	ロングワード	_	20 (5/0)

O.S.= オペランド テイズ、O.O.=演算オペランド形式、S= ソース、D= デスティネーション

7.3.11 倍精度演算命令実行時間

表7.13 に倍精度演算命令の実行時間を示す。表7.13 の示す値は2つのオペランドフェッチ、演算、競提の格納、および次の命令のとり込みの合時間のほかに2つのオペランドの実効アドレス計算時間をも含んでいる。オペランドの実効アドレスの生政時間を含めて表現した理由はこれらの命令では2つのノモリオペランドが扱われるからである。表7.1 に示したオペランドの実効アドレス生政時間は1つのオペランドアドレスを計算する時間を表している。2つのノモリオペランドを有する命令の実行時間は表7.1 に示されたメモリオペランドが2つあるから単純に2倍して実行処理時間に加えるという計算で簡単に求めるととはできない。

7.3.12 その他の命令実行時間

表7.14に前項までに述べた各種命令以外の残りの命令の実行時間をまとめて示す。表

			Granding (1 7 7 847	
命令	O. S.	レジスタ	メモリ	レジスタ→メモリ	メモリ→レジス;
MOVE from SR	_	6 (1/0)	8 (1/1)	_	_
MOVE to CCR	-	12 (2/0)	12 (2/0)	_	_
MOVE to SR	_	12 (2/0)	12 (2/0)	-	
MOVEP	ワード	_	-	16 (2/2)	16 (4/0)
	ロング ワード	-	-	24 (2/4)	24 (6/0)
EXG	_	6 (1/0)	_	_	_
EXT	ワード	4 (1/0)	_	_	_
	ロング ワード	4 (1/0)	-	-	_
LINK	_	16 (2/2)	I -	_	_
MOVE from USP		4 (1/0)	_	. —	_
MOVE to USP	_	4 (1/0)	-	_	_
NOP	_	4 (1/0)	-	-	
RESET	_	132 (1/0)	_	-	_
RTE	_	20 (5/0)	-	_	_
RTR		20 (5/0)	-	_	_
RTS	_	16 (4/0)		_	_
STOP	_	4 (0/0)	_	_	_
SWAP		4 (1/0)	-	_	

12 (3/0)

表 7.14 その他の命令実行処理時間 (サイクル数)

UNLK

注) 会会率行時間は上海の値に事効アドレス牛成時間を加える必要あり

O.S.=オペランド サイズ, O.=オペランド形式

7.14に示した値にはオペランドの実効アドレス生成時間は含まれていないので、命令実 行時間を挟めるためには表す.1に示した実効アドレス生成時間と加えたければたらない、 オペランドがレジスタのみの場合の実効アドレス生成時間は0であるから実質的には表 7.1に示した値が実行時間になる。しかし、オペランドがスチリの場合は表7.1.から実効 アドレス生成時間を求めなければならない、MOVE from SR、MOVE to SR、MOVE to CCR の各命令はメモリオペランドとして各種契数アドレスモードを指定し得る。MOVED 命令については指定されるメモリオペランド実効アドレス形式は An@(d) 形式のみで ある。

7.3.13 例外処理時間

表7.15に例外処理に必要なターック数を示す。例外処理は命令の実行ではないがその 処理時間を示しておく、例外処理の内容については8章で説明する。表7.15で示される タロッタサイタル数はプロセッサが例外処理を開始してから例外処理の新プログラムの 時出しまでの時間である。

表 7.15 例外処理時間 (サイクル数)

例外処理	時間
リセット	34 (6/0)
アドレス エラー	50 (4/7)
パス エラー	50 (4/7)
割込み	44 (5/3)*
不当命令	34 (4/3)
特権命令	34 (4/3)
トレース	34 (4/3)

部込みアクノレッジ パス サイクルには、4 クロックサイクルを要すると仮定している

8 例 外 処 理

この章では、68000のプロセッサ処理状態。プログラム実行状態。例外処理について説明 する。これらは他のマイクロコンピュータにはみられない進んだアーキテクチャであり。 68000を理解する上で重要である。

8.1 プロセッサ処理状態

68000 が動作をしている場合,その動作は通常状態,例外状態,ホールト状態の3状態 に分類される。これらの状態を総称してプロセッサ処理状態という。

通常能量とはプログラムを実行している状態である。この状態では、メモリ参照によって命令やオペランド等を読み出し、演算を行った核化され程度を持張しびスタあるいはメ モリに統約する。これらの動作は連続的に実行されるが、その側外として STOP 命令 (17 草、特権命令参照) の契行によるストップ状態がある。STOP 命令を実行すると、この命 令によってステータスレジスタにセットされた側込みレベルより高いレベルの外部部込 みが発生するまで、プロセッサはストップする。このストップ状態はSTOP 命令を正常に 実行した結果である。そのため、接近するホールト状態のようなンステムの国路要求すな わち、外部からの割額信号の入がによる修止とは区別され、適常状態として分類する。

例外状態とは、外部制込み、トラップ命令の実行、パスエラー、アドレスエラー等の例 外処理要因によって起動される処理を実行している状態である。 例外処理で実行される動 作に関しては8.3 節で詳細に説明する。

ホール・状態とはマステムの関係的要求によってブロセッサが停止する状態である。こ の関係的要求には、3章でも説明したようにホールト信号入力ビンのアサートによる場合 と2章ペス専等による場合とかある。前者は、6800に接続された外部デバイスが何らか の重大な故障を起した場合。ホールト信号を入力してブロセッサを停止させる場合であ る。後者は、例外処理実行中にメモリ参照ができないためその処理が統行できないという 重大な故障が発生した場合、プロセッサを停止させるものである。

ブロセッチ処理状態の遷移を図8.1にまとめる。通常状態から例外状態への遷移は、前 途のように例外処理を必要とする要因の発生によって行われる。その例外処理が終了する と再び通常状態に遷移する。通常状態、例外

と行い面が処に巡げるの、知かん思、四十 大郎とおいてホールトが重に運移する。ホールト信号入力ビンをネゲートすると、ホールト 状態となる前の状態へ遷移する。また、例外 処理中にメモリの参照が下可能となり2重だ、 な時害(延常状態では2重ベス時物と発生し ない)が発生した場合には、例外状態からホ ールト状態に遷移する。その後、プロセッサを



ールト状態に遷移する。その後、プロセッサを 図 8.1 プロセッサの処理状態の遷移 再び起動させるためには、RES ピンをアサートして、例外状態へ遷移させる必要がある。

8.2 プログラム実行状態

68000では、前節8.1で説明した潘奈坎蕙において、実行するブログラムを一穀のブログラムとと区別できるようにしている。そのためにプログラム実行 状態で をコーザ状態とスーペパイザ状態という2種類の状態に区別する。この2種類の状態は、ステータスレジスタ内のSビット(ビット番号13)によって選択される。すなわち Sビュトが"ロッの場合にはユーザ状態であり、"ロッの場合にはスーパパイザ状態である。

ッステムの個報性を考えた場合、一般のブログラムの実行と、スステムを管理するプログラム (OS と称されるシステム プログラム の実行とを区別することが重要である。一般のフログラムの実行において、システム全体に影響を与えるようた動作が簡単に行うたると、いくつかのブログラムを送列させて実行する場合には大きた障害となりかれない。 そこで、一般のブログラムで実行できる機能は制限し、システムを管理する機能等は特殊な決態で実行するシステム プログラムに任せる方式がシステム全体の信頼性を向上させるためには有効である。

スーパパイザ状態は、プログラム実行状態の2つの状態のうちの上位の状態に相当→ る。一般にこの状態でシステム プログラムが実行される、システムを管理する上で有効な 命令である特権命令(17章参照)は、スーパバイザ状態においてのみ使用可能である。

一方、ユーザ状態は、ブログラム実行状態における下位の状態に相当する。この状態で 前述の特権命令を使用しようとすると、その実行の段階で特権違反という例外処理 (8.3 節絵照) が発生する.

プログラム実行状態の遷移を図8.2にまとめる。ユーザ状態からスーパパイザ状態への 遷移は、図8.1に示したプロセッサ処理状態における通常状態から例外状態への遷移が行 われるのと同時に行われる。すなわち、例外状態で実行される例外処理はスーパバイザ状



図 8.2 プログラム実行状態の遷移

態で実行される. 例外処理終了後, プロセッサ 処理状態が通常状態へと遷移してもステータス レジスタ内の S ビットは、まだ"1"のままで ある. そのため、例外処理後のプログラムは、 まずスーパバイザ状態から開始される。 プログ

ラム実行状態をスーパバイザ状態からユーザ状 態に遷移させるには、スーパバイザ状態でのみ 使用が許されている特権命令(図8.2に示す)

を用い、ステータス レジスタ内の S ビットを "0" に書き換えればよい。

プログラム実行状態による区別は、特権命令の使用を規定するのみでなく、命令オペラ ンド等の情報の参照にも影響を与える。たとえば 68000 の内部レジスタであるアドレス レ ジスタ A7 は、システム スタック ポインタとしても用いられる、この A7 として指定さ れスアドレス レジスタ (システム スタック ボインタ) は 2 本存在する.一方はユーザ状 飾で指定されるユーザ システム スタック ボインタ (USP) であり、もう一方がスーパパ イザ状態で指定されるスーパパイザ システム スタック ボインタ (SSP) である。 プログ ラム実行状態によって、どちらのレジスタを使用するのかが自動的に決められる。

メモリ参照の際にも、 プログラム実行状態を区別するため、 アドレス信号の出力 (A1 \sim A23 および \overline{LDS} , \overline{UDS}) と同期してファンクション コード (FC0 \sim 2) が出力される。 ファンクションコードによる分類はすでに表3.2に示した。 FC2 がプログラム事行状態 を表し、 FC0. FC1 でプログラム参照, データ参照の区別を表している。 この信号を有 効に利用することによって、ユーザ状態でのプログラム実行中に、スーパパイザ領域の データの参照を制限することができる。

8.3 例 外 処 理


8.1 および8.2 節で説明したように、外部制込み、TRAP 命令等により、プロセッサ処理状態は例外状態となり、プログラム実行状態はスーパパイザ状態へと遷移する、本節では、この例外状態におけるプロセッサの動作(以後、例外処理と表記)について説明する。

生 字句外処理の概要を、図8.3 を用いて設明する。例外処理は5億類の動作(分類番号 □ ~ 個、各要限別の説明のためにフローチャート内に分類番号を記載した)に大切され る、これらの動作は、例外処理発生要因ごとに多少異なるので、概要説明後に要因別の詳 細胞別を行う。

例外処理を必要とする要因が発生すると、以下に述べる例外処理が開始される。① で は、まず例外処理を行う前のステータス レジスタの内容を 89000 内ンステム レジスタ(ユ ーザが直接アクセスすることはできないレジスタ) に逃避する。その後、ステータス レジ スタのSビット (ビット番号 13) を"l"にして、スーパパイザ状態に移行させる。同時 に、例外処理終了後にあるプログラムでのトレースを抑止するため、T ビット(ビ ット番号 15) を "0"とする。

図つは例外ペッタ (例外処理終了接近観點されるプログラムのアドレス) を獲得するための報酬が行われる。 すなわち例外処理を発生させた要因に従って 68000 行動生成させた例外ペッタ番号 (たとえば、パスニラーの場合の例外ペッタ番号は2), あるいほ外部デイイスが 68000 に知らせた例外ペッタ番号 (101 ページ、削込み例外処理参照) を 4億 して、例外ペッタのアドレスとする。例外処理発生要因と、例外ペッタ番号および例外ペッタアドレスの関係を要されてませため、一般の外部デバイスから8000に要別を4億分を含またしている例外ペッタ番号されてがあり、一般の外部デバイスから8000に要別を知らをされたが上間変まれている例外ペッタ番号である。

国では、例外処理を行う前の6800の内部状態をイモリに退避する。スーパパイギンステ ム スタック (SSP が指定するアドレスのメモリ上) ドブログラム カウンタの内容 (この 値は、ここまでの例外処理では変化したい) および例外処理を行う前のステータスレンス タの内容 (国でシステムレジスタに退避した値) を格納する。これらの格納は、最初スー パパイギ スタック ポインタが指定していたアドレスからマイナス2パイトした位置を先 頭としてブログラム カウンタの下位 2パイト分を、さらにアドレスが減少する方向に、プ ログラムカウンタの上位 2パイト分。 システム レジスタに退避されたステータスレレンス



タの内容を書き込んでいく、書込みが終了した時点では、スタックポインタの内容は、書 込みを行う前の値から6マイナスした値(パスエラー、アドレスエラーでは14マイナス した値)となっている。

表 8.1 例外ペクタの割当て

Vector		Address		Assignment	
Number(s)	Dec	Hex	Space		
0	0	000	SP	Reset: Initial SSP	
1	4	004	SP	Reset: Initial PC	
2	8	008	SD	Bus Error	
3	12	00 C	SD	Address Error	
4	16	010	SD	Illegal Instruction	
5	20	014	SD	Zero Divide	
6	24	018	SD	CHK Instruction	
7	28	01 C	SD	TRAPV Instruction	
8	32	020	SD	Privilege Violation	
9	36	024	SD	Trace	
10	40	028	SD	Line 1010 Emulator	
11	44	02C	SD	Line 1111 Emulator	
12*	48	030	SD	(Unassigned, Reserved)	
13*	52	034	SD	(Unassigned, Reserved)	
14*	56	038	SD	(Unassigned, Reserved)	
15	60	03 C	SD	Uninitialized Interrupt Vector	
	64	04 C			
16~23*	95	05 F	SD	(Unassigned, Reserved)	
24	96	060	SD	Spurious Interrupt	
25	100	064	SD	Level 1 Interrupt Auto-vector	
26	104	068	SD	Level 2 Interrupt Auto-vector	
27	108	06C	SD	Level 3 Interrupt Auto-vector	
28	112	070	SD	Level 4 Interrupt Auto-vector	
29	116	074	SD	Level 5 Interrupt Auto-vector	
30	120	078	SD	Level 6 Interrupt Auto-vector	
31	124	07 C	SD	Level 7 Interrupt Auto-vecto	
	128	080		TRAP Instruction Vectors	
32~47	191	0BF	SD		
40 008	192	0C0	a.p.	(T) 1 D D	
48~63*	255	0FF	SD	(Unassigned, Reserved)	
64~255	256	100	SD	User Interrupt Vectors	
04200	1023	3FF	SD	Oser interrupt Vectors	

SP: Supervisor Program, SD: Supervisor Data

【記では、②で生成した例外ベクタのアドレスを用いて、例外処理終了後に実行する新プログラムのアドレス(例外ベクタ)を読み出す。

そして団で、この例外ベクタとして読み出した新プログラムのアドレスを用いて、新プ

^{**} ベタタ番号12, 13, 14, 16~23, 48~63 は将来使用する可能性がある。ニーザの周辺 LSI にこれの番号を削り当ててはならない。

表 8.2 例外処理の分類と優生度

グループ	例外処理の種類	例外処理発生要因の検出	例外処理の実行
0	リセット アドレス エラー バス エラー	クロック サイクル毎に検出	次のマイナ サイクル (2 クロ ; ク サイクル単位) から実行
1	トレース	命令サイクルの最後で検出	次の命令の実行直前に実行
	制込み 不当命令 未実装命令 特権違反	その直前に実行中の命令サイク ル内で検出	その命令実行の直前に実行
2	命令トラップ (TRAP, TRAPV,) (CHK, 除数 0	その命令の命令サイクル内で検 出	その命令実行の途中から実行

ログラムを4パイト読み出す。同時に、プログラム カウンタの内容を、例外ベクタで指定 されたアドレス値に2を加きた値とする。

以上で例外処理は完了し、国で読み出した新プログラム (エラー回復処理を行うシステム プログラム) の実行を開始する。なお、ステータス レジスタの S ビットは "1" のままであるから、プログラム実行状態はスーパパイザ状態である。

複数の例外処理発生原因が同時に示された場合には、表ま.2に限別する優先度に従って、1つずつ順番に処理される。例外処理発生原因の検出タイミングには3種類あり、1 クロック値に検出するものをグループの、次の命令を実行する前に検出するものをグループ1、命令実行のシーケンス内で検出するものをグループ2と分類する。表8.2に、この分類に従ってグループ分けした例外処理発生原因である。これらグループのの外処理を実践にある。これらグループのつからが必要を表する状態であっても、バスエラーが発生した場合には、まず、グループのバスエラー例外処理が実行され、そのエラー処理(例外処理が実行され、そのエラー処理(例外処理が実行され、そのエラー処理(例外処理が支行され、終くエラー回復用のシステュブコグラムの実行)が終了してから、トレース例外処理を実行することになる(ただし、前途システムプログラムの製後で、バスエラー例外処理を行う前のステータスレジスタの内容を再びプロセッサのステータスレジスタの内容を再びプロセッサのステータスレジスタの内容を再びプロセッサのステータスレジスタの内容を再びプロセッサのステータスレジスタの内容を再びプロセッサのステータスレジスをに統化しないと、トレース例外処理を発している。

また、グループ内にも優先度がある。グループ0では、リセット例外処理の優先度が最 も高く、バス エラー例外処理の優先度が最も低い、そのため、 同時にバス エラーとアド レス エラーが発生した場合には、まず、アドレス エラー例外処理が行われる。 グループ 1 での優先度は、高い方から、トレース例外処理。据込み例外処理。不当命令・未実装命 命の例外処理、特権返反例外処理の頭である。しかし、グループ2内では優先度という考 え力はない、これは、グループ2の例外処理の発生はある特定の命令の実行に起因してお り、これらの限別が開始に発生することはないからである。

a. リセット例外処理 外部リセットピンス力のアサートによって発生する例外処理 をリセット例外処理は、システムの知识状態設定はよび重大な 故障 (2 重バス = フー等) からの回復を図るためのものであり、表も優先度の高い例外処理である。これによってシステム全体がリセットされる。一方、特権命令として提供されている RESET 命令は、68000 に接続された外部デバイスをリセットするためのものである。そのため、この特能令を実行すると、外部 ピェットとン出力にアサートされるが、




図 8.4 リセット例外処理シーケンス




図 8.5 リセット例外処理

例外処理は行われない、(17章、特権命令参照)。

リセット例外処理の詳細を、図8.4 および図8.5 を用いて説明する。図8.4 の右側に示 した分類番号田一個は、例外処理の複要を設明した図8.3 の分類番号田一郎に対応してい る。例外処理が開始されると、まず、ス・バイギ状態への運参が行われる。リセット例 外処理では、例外処理を行う前の6800 内部状態を記録しておく必要がないので、ステー タスレンスタのクステムレンスタへの一時表謝が行われない。

次に、例外ベクタ番号および例外ベクタアドレスの生成が行われる。

最初に生成される例外ベクタ番号0 (例外ベクタフドレス=0) からの 4パイトにはス ーパパギ スタック ポイソタの初期値 (スタックフドレス) が始めされている。その新 スタック アドレスは、メモリより読み出され、スーパパイザスタック ポインタ (SSP= A7) にセットされる。その後、例外ベクタ番号1 (例)ベクタフ アドレス=4) からの 4 パイトに格納されている前ゲロクテムアドレスがメモリより読み出される。

8・バイトの例外ペクタの書と1番の競出しが終了すると、リセット例外処理終了後に実 行される新プログラムの裁出しが行われる。この新プログラムの先頭アドレスとして、例 外ペクタ1番から読べ上が、例がペクタとして説み出される。この先頭アドレスとの「例外 ペクタ)からの4パイトが、新プログラムとして読み出される。さらにプログラムカウン タには、例外ペクタから読み出された先頭アドレンに2を加えた値がセットされる。

2重パス障害の発生する可能性があるのは、例外ベクタ読出しおよび新プログラムの最

初の2パイト分の説出しを行うときである。この読出し時に、パス エラーが発生すると 2 重パス障害とみなされ、プロセッサはホールト状態となる (図8.4参照)。

プロセッサに割込る要求を受け扱っても即能に割込みの外地無定実行することはせず、 現在実行中の命令が終了するまで、その要求を待該させる、待機させられた割込み要求の 外部割込みレベルに割込みマスク情報と比較され、そのレベルがエスク情報で示される。 代表した割込み要求の外部割込みレベルが割込みマスク情報で示されるレベルより高い場合 には、現在実行中の命令称で後、割込みの外処理を開始する。外部割込みレベルはよび割 込みマスク情報について製8.3に示す。ことで下10~2 のピンに入力する 外部割込みレ ベルは負債組、エテータスレジスタのマスク情報 10~2 は正論単であるので注意された

表 8.3 割 込 み レ ベ ル

						gc 0.0 m /2	-,-	. ,.		
割込	割レ		外部割込みレベル (ピン入力する割込みレベル)				割込みマスク情報 (ステータス レジスタに設定する内部実行レベル)			
割込み優先度	ベル	13	P1 2		0	要求割込みレベル	(SR &)	(F)	[I 0 (F 8)	設定マスク情報
2/G	7	1	L	L	L	マスク不可能な割込み 要求	1	1	1	レベル7以外の割込み 要求をマスクする
	6	1	L	L	Η)	1	1	0	レベル 6~1 の割込み 要求をマスクする
	5	1	L	Η	L		1	0	1	レベル 5~1 の割込み 要求をマスクする
	4	1	L	Η	Η	マスクされる可能性	1	0	0	レベル 4~1 の割込み 要求をマスクする
	3	1	Η	L	L	のある割込み要求	0	1	1	レベル 3~1 の割込み 要求をマスクする
	2	1	Η	L	Η		0	1	0	レベル 2~1 の割込み 要求をマスクする
	1	1	Η	Η	L	J	0	0	1	レベル1の割込み要求 をマスクする
低	0	1	Η	Η	Η	割込み要求を起さない	0	0	0	割込み要求をマスクし ない

い. 以下、割込み例外処理の詳細について説明する.

樹込み要求が受け付けられると、図8.6、8.7に示す網込み何外処理が行われる。まず、 例外処理の概要で説明したスー・パイイザ状態への遷移辺が実行される。このとき、外部制 込みレベル入力ビンで指定した額込みレベルを、ステータスレジスタ部込みマスタ情報 10~2にセットする、次いで、現状プログラスカウンタの内容から2を引いた値の下板




図 8.6 割込み例外処理シーケンス




図 8.7 割込みトレース, 不当命令, 未実装命令, 特権違反, 命令トラップの例外処理

2パイト分が、スーパパイザスタック ポインタ (SSP=A7) によってアドレスを指定されたパキリ上 (以後、"スーパパイザンステムスタック上" と表記) に退走される。 現状 プログラム カウンタの内容から 2を引いた値は、 例外処理が発生しなかった場合に次に 実行もる命の免頭アドレスを表している。

航込み例外処理の特徴は、例外ペック番号の発生法である、航込み例外処理のタイミングチャートを図8.8に示方が、例外ペック素等りの発生は制込みアクノレッジサイクルで行われる、航込みフクノレッジサイクルではまず、アドレス出力セン AL-3に前込みレベルをセットし、同時にファックションコード出力ピン下CO-2と前込み返却なます"111"をセットして、あたかもメモリの設出しを行うかのように動作する。この説出し動作は対して、領込みを認められた外部ダイイスが応答する。この信答で、『FFA 入力ピンを"Low"レベルにセットすると、他の例外処理と同様に、例外ペック番号は 68000 内で自動生成される(表8.1 例外ペック番号25~31)、一方、「VFA 入力ビンを"Hish"レルにした場合は、外部デイイスがデータイスを通じて 68000に例外イクタ番号をセットする(68000に例外・クタ番号と・サットする(68000にデータ・バスから読込みを行う)、データバス上に示される領込みベクタの形式を図8.9に示す、ここで頼込みベクタとして指定する例外ペック番号として、使用することは好くない。この外部ディイスがあった。前込みペックを号として、使用することとは好としてがり当てられているので、前込みペックを号として、使用することとは好としてが、この外部ディイスからの前込みペックをして指定される例外ペックの手のとして前り当てられているので、前込みペックを号として、使用することとは好としてがいる。




図8.8 割込み例外処理のシーケンス タイミング



注) 領込みベタタとして0~63の例外ベタタ番号を指定することも可能である。 しかし、0~63の例外ベタタ番号の使用はある機能を予想して設定されたもの であるため、網込みベタタ番号として使用することは好ましくない。 図 8.9 割込みへ例外処理で外密デバイスが出力する相以みベタタ

号の読込みを68000が決敗した場合(パスエラーピンのアサート, Low→BERR)は、ス プリアス部込みとして扱われ。例外ペタタ番号なが68000内で自動生成される(この場 合のパスエラーは2重パス障害の対象とはたらない)、このようにして生成された例外ペ タタ番号を4倍して例外ペクタ アドレスを生成するのが、制込みアクノレッジサイクル に続く2クロックのアイドル期間で行われる。

以下、68000内部状態をメモリのシステムスタック上へ退避(頭)し、例外ベクタの競出し(国)を行い、新プログラムの説出しおよびプログラムカウンタのセット(面)が実 行される。これで、制込み例外処理は完了し、プログラム実行状態はスーパパイ平状態のままで、新プログラムの実行を開ける。

c. トレース例外処理 1つの命令を実行する毎にプロセッサの内部状態を記録する 手段(トレース機能)があると,プログラムを開発するときには非常に有効である。68000 は、ステータスレジスタの T ビット (ビット番号15) が "** の場合、1 命令の実行が終 了する毎にトレース例外処理を発生させる。この例外処理は、トレース用の各種機能をも つシステム ブログラムに起動をかけることができる、T ビットが "0" の場合には、トレー ス例外処理に発生せず、次の命令を連続して実行する。




図 8.10 トレース, 不当命令, 未実装命令, 特権違反, 命令トラップ の例外処理シーケンス

前述の例外処理後に実行する前プログラセ、68000円のレジスタ等をメモリなどに出 力しておけば、1命令ごとに 68000 の動作をモニタすることができ、プログラムを開発す る上で非常な助けとなる。 なお、このモニタ機能を有する前プログラムは、スーパンイザ 技能で程行されるシステム プログラムの一部である。

d. 不当命令・未実験命令例外処理 命令として許されていないアドレスモードを 指定するたど不当立命令パターンを命令として実行しようとしたときには不当命令例外処理が発生する。不当命令例外処理の評額を図8.7、8.10に示す。これは、トレース例外処理と今く間「処理である。

68000ではエミュレーション用の命令メターンとして、図8.11に示す2種類の未実装命令パターンが用意されている。この未実薬命令を実行しようとしたときに、未実装命令処理の評価を図8.7.8.10に示す。例外ペッタ番号は表8.1で示すように、"1010" 未実装命令に対しては10%。"1111" 未実装金令に対しては10%。



未実装命令1010 図 8.11 不実行命令のオペレーション ワード バ

割り当てられている。未実装命令例外処 理接に実行するプログラムで、未実装命 令のビットパターンを解析し、それに対 応して関数演算、浮動小数点演算等の新 機能をサポートした後、未実装命令に越 く命令を実行するよりにすれば、見掛け

上はこの未実装命令がその新機能を実行する命令となる (16 章参照). プロセッサの動作 としてみた場合には、未実装命令の実行は、ある機能をもったプログラムの起動 (呼出し) 操作となっている.

- e. 特権違反例外処理 68000ではシステムの信頼性を向上させるため、プログラム 実行状態をスーパバイザ状態とユーザ状態とに区別している (8.2 節)、このスーパバイ ザ状態でだけ利用できる命令として特権命令 (評細に関しては17章、特権命令を参照) がある、特権違反例外処理は、この特権命令をコーザ状態で実行しようとしたときに発生 する、特権違反例外処理の詳細を図8.7、8.10に示す。この処理はトレース例外処理等と 関数である。
- f. 命令トラップ例外処理 命令トラップ例外処理は、TRAP命令の実行、および TRAPV命令、CHK命令、除算命令の実行時にプロセッサの内部定理がある設定条件となった場合に発生する。例外処理は図8.7、8.10 に示すように、トレース例外処理等と同様 である。

TRAP命令を実行すると、必ず命令トラップ例外処理が発生する。例外ベクタ番号 32~ 47 (接急.1 参照) は、命令のオペレーション ワード下位 4 ピットで指定される、このTRAP 命令は、ユーザ状態で実行するプログラム内から、スーパバイザ状態で実行するプログラ ムル時に出て場合(スーパバイザ コール)に利用される。

TRAPV 命令を実行すると、前の命令の実行の結果によりコンディション コードの ∇ フ ラダが "!" となった場合、命令トラップ例外処理が発生する。したがって、オーバフロー が発生しそうな命令の直接に TRAPV 命令を置き、例外処理後に起動される新プログラム




図 8.12 アドレスエラー, バスエラーの例外処理シーケンス

でその対策を行えば、オーバフローによる誤りを防ぐことができる。また。CHK命令を 果行すると、指定したデータレジスタの内容がら以下の場合およびソース オペランドで 示した値よりも大きい場合、命令トラップ何外処理が発生する。詳細に関しては、16 章の システム相談命令を実際よれた。


除算命令を実行し、除数が0の場合にも命令トラップ例外処理が発生する。なお、除算 結果がオーバフローする場合には例外返測は発生せず、除算命令は実行されない、オーバ フローを対策するためには、除算命令の接に TRAPV 命令を置き、例外処理に実行される 新プログラムでエラー処理を行えばよい、除算命令に関しての詳細は、13章の資務能理演 算を参照されない。

g. アドレスエラー例外処理 ワードまたはロングワードのメモリ参照をする場合、 アクセスしたメモリのアドレスが奇数であると、アドレス エラーが発生し例外処理が行わ れる。アドレス エラー例外処理上おいても、図 8.12 に示すように、 ロスールバイザ状態 への遷移、 図例外ベタタ番号 (-2、 表 8.1 参照) および例外ベタタアドレス (-2×4-8) の生成。が実行される。レジスタとメモリの間のデータの流れを図 8.13 に示す。

アドレス エラー例外処理での特徴は、メモリ上に選避される 68000 内部状態の情報である。 スステムスタック上には、図る.13 で示すように、プログラムカウンタの内容。 例外処理実行前のステータス レジスタの内容のほかに、例外処理を発生させた実行中の命令のオペレーション ワード、例外処理を発生させたメモリ アクセス アドレス、およびそのアクセスに関する情報が退避される、メモリ上に選進されるプログラム カウンタの内容は、必ずしも命令の免頭アドレスではなく、例外処理を発生させた現在実行中の命令拡張部までのどこか 1 つの途中のアドレスを指定している。このように、指定アドレスが一定していないので、例外処理 後に実行する新プログランのなかで、メモリ上に選避された 68000 内部状態の情報を解析した。エースを関を行るの訳がある。

68000 内部状態のメモリへの退避後には、4 例外ベクタの読出し、返新プログラムの読出しおよびプログラム カウンタのセットが行われ、例外処理を完了する。

h. バス エラー例外処理 メモリをアクセスしたとき、メモリからの応答がない場合などには、外部間路が68000 にパス エラーの発生を知らせる必要がある。これは、パスエラー入力ビンをアサートすることにより行われる。68000 がパスエラーの発生を検出すると、パスエラー例外処理が発生する、メモリからの応答がなくても、パスエラー入力ビンのアサードが行われたければ、68000はメモリからの応答を持ち続けることになる。



R/W: アドレスエラー、バスエラーを発生させたメモリアクセスの状態 (1: 酸出し、0: 書込み) I/N: アドレスエラー、バスエラーを発生させたときのアテモスされたデータの特性 (1: 命令, 0: 命令以外) 図 8.13 アドレスエラー、バスエラー 例外処理

バスエラー例外処理の詳細を図8.12、8.13に示す。この処理はアドレスエラー例外処 理と同様である。例外処理後に実行する新プログラムでエラー処理を行う場合には、アド レスエラー例外処理の頃で説明したように、メモリ上に迅速されたプログラムカウンタ の内容値が再定のアドレスを指定していたいことと性重する必要がある。

9 周辺デバイスとのインターフェイス

68000 MPU にはメモリ、68000 周辺 LSI の他に、8 ビット マイクロプロセッサ 6800 周辺 LSI 生接続できる。68000 周辺 LSI については次章で述べることにし、この章では、 メモリおよび 6800 周辺 LSI と接続する場合に必要となるインターフェイスについて説 明する。68000 MPU と周辺 LSI とを接続する場合。68000 のアーキテクチャ(2章で説 明) のうち次の2 点が特徴となっている。

- (1) メモリマップド I/O
- (2) 同期および非同期バス インターフェイス

メモリ マップド1/0 は、プログラムおよびデータとなる ROM、RAM のアドレスと 入出力装置 (1/0) のアドレスを同一アドレスを開催割り付けるものである。これにより バスを介してンステムを拡張することが容易になり、プログラムからはメモリも入出力装 置も同じものとして扱うことができる。68000パスインターフェイスは同期および専門期 の両方式に適用可能であり、それぞれに必要な制御信号を有する。なお、同期パスイン ターフェイスは (6800 周辺 ISI と接続するためのものである。

各々の周辺デバイスとの後額を説明する前に、G8000を用いたシステムの全体構成の例 を図9.1に示す、図9.1は24個の68000を用いマルテプロセッサンステムを構成した例 である。G8000システム (I) およびシステム (II) はバス フービタ、バス結合デバイ スを用いてそれぞれのローカルバスを共通バス (グローバルバス) と結合し、主メモリ を共有している。さらにシステム (II) は IPC (Intelligent Peripheral Controller) を用 いてプライベートバスを設け、メモリ、1/0を拡張している。

68000 は、マルチプロセッサ構造を取りやすいような機能をもっていることも特徴の1 つである。このように 68000 は大規模なコンピュータ システムをも実現できるが、本章で はこれらシステムを実現する上で基本と なる各種周辺 LSI とのインターフェイスの例を





図 9.1 マルチプロセッサ システム の例

いくつか紹介する.

9.1 最小システム構成

68000 のシステムを構成する場合には少なくとも次のものが必要である。

- (1) 68000 MPU
- (2) +5V電源
- (3) TTL レベルの単相クロック
- (4) プログラムを書き込んだ ROM (または PROM) および RAM
- (5) リセット,ホールト回路



(6) 入出力インターフェイス用デバイス

以上の部品を使用して簡単な 68000 ッステムを構成した例を図 9.2 に示す。この何では メモリとして 4 K 7 8 ビットの R 0 M を 2 値使用して 4 K 7 ードを構成し、 さらに 1 K X 8 ビットのスタティック R A M を 2 値乗送して1 K アードを構成している。また入出力 用インターフェイスとして P I A を 2 値配置している。この P I A の 選択信号は (で窓) ア ドレス バスの内容をデコードすることによって得られる。

これらのメモリおよび PIA は $\overline{\text{UDS}}$, $\overline{\text{LDS}}$ によってパイト (8 ビット) 単位の \mathbb{P} アクセスも可能になっている。 図では PIA No.1 はデータ ワードの下位パイトを, PIA No.2 はデータ ワードの上位パイトを構成するように結譲されている。

バス タイミング制御回路は DTACK 信号の生成を行う. 同時に, 外部デバイスが割り 付けられていないメモリ空間へのアクセスが生じた場合 BERR 信号をアサートする。

CLK 端子にはデューティ 50% の TTL レベルのクロックを入力する必要があり、クロック発生器はこのためのものである。


割込みエンコーダはプロセッサに対しレベル1~7までの割込み要求を入力する。ホールト&リセット回路はリセットならびにホールトオベレーションの制御を行う。パワー

オン リセット時(電源を投入したとき) にプロセッサを リセットするためには 68000 の RES および HALT 端子を 100 ms はトローレベルにしたければたらたい。

RES および HALT 端子はオープン ドレイン端子 であり、このため TTL の外部回路 ではオープン コレクタ形式の素子を使用しなければならない。また、必要に応じて、3章 の図 3.14 で示した傷易形シングル ステップ回路を付加することもある。

9.2 ROM およびスタティック RAM とのインターフェイス

68000 は 23本のアドレス線 A1ーA 23 をもっており、 2^{10} ワードのアドレスを指定することができる。また、3 章で述べた アッメクション コード (FCO-FC2) を使用すれば、さらにアドレス空間を 4 倍に広げることが可能である。上位データ ストローブ (UDS) および下位データ ストローブ (LDS) によりバイト毎のアクセス もできる。図 9.3 に ROM、スタティック RAM とのインターフェイス例を示う。この例ではすべての 9.3 に ROM、スタティック RAM とのインターフェイス例を示う。この例ではすべての



(a) 回路接続例

図 9.3 メモリとのインターフェイス例

メモリに $FC0\sim FC2$ を与えることにより、 メモリ保護を行っている。 また \overline{UDS} . \overline{LDS} によりバイト アクセスが可能である。 プロセッサの 2 クロック サイクル以内でアクセス できない速度の遅いメモリを使用する場合には、メモリ セレクト信号が発生してからメモ リが完全に応答するまでの時間を遅延回路を介して DTACK に入力する必要がある。 プ ロセッサの2クロック サイクル以内で十分アクセス できる高速のメモリを使用する場合 にはこの遅延回路は不要である。

68000 は例外ベクタとしてスーパバイザ プログラム領域の 0~3 番地およ びスーパパイ ザ データ領域の 4~255 番地までを予約している。したがってメモリを割り付ける場合に はこの点に注意しなければならない。 スーパバイザ データ領域の 256 番地~1023 番地主 では、ユーザからの割込みによる例外ベクタの領域として使用する、この領域を単なるデ - タ領域として使うことはさけたほうがよい.

9.3 ダイナミック RAM とのインターフェイス

大容量の RAM をもつシステムを構成する場合は、高集積が可能なダイナミック RAM を使用すると RAM の使用個数が減りコストの点 で有利である。ダイナミック RAM は 記憶情報を保持するために、適当な周期でリフレッシュ動作を行わなければならない。 通 常のダイナミック RAM では、この周期は約2ms である。

たときば、 日立 HM 4816 のような 16K ビットのダイナミック RAM では、 128 行× 128 列のメモリ構成となっており、アドレスバスの7本で行アドレスを与え、別の7本で




図 9.4 ダイナミック RAM 駆動回路ブロック図

列アドレスを与えることになる。 つまり 2 ms 間に 行数 (128) 回だけの リフレッシュ サイクルが必要である。

図9.4にダイナミック RAM の駆動回路のブロック図を示す。 リフレッシュ アドレス カウンタはリフレッシュ サイクル中に RAM のリフレッシュ アドレスを発生させるパイ ナリ カウンタである。上記の 16K ビットの ダイ ナミック RAM の場合は7 ビットのカ ウンタが必要である。 カウンタ アップの入力はシステム クロックを分開して適当な周期 を得る。

アドレス マルチブレクサはリフレッシュ アドレスとシステム アドレス バスの内容を切り換えて RAM のアドレスを発生させるものである。

アドレスマルチブレク中はリフレッシュサイクル中にはリフレッシュアドレスを選択 する。プロセッサからのスモリアクセスとリフレッシュサイクルが競合した場合、リフ レッシュサイクルが優先される。リフレッシュタイミング発生回路はリフレッシュサイ タルが終了するまでの間 DTACK をアサートしないことにより。プロセッサのメモリア セエを待たせるわけである。つまり、この場合プロセッサからのメモリアクセス時間 は見終十上引き続げされたようになる。

9.4 割込みベクタ発生回路

前込みにはオートベクタ削込みは50ペクタ削込みがある。この両者の観別は VPA 入力で行われ、68000 が耐込み要求を受付付けたことを示す前込みフタノレッジ サイタル で VPA が外部から アサートされた場合。68000はオートペクタ削込みた可表・ナーペクタ削込みを要求する前にはデータ バス D0~D7 を介して例外ペクタ番号を入力する。図9.5に前込み間添り例を示す。この例ではレベル 3の前込み (INT3) がオートペクタ削込みに いている。 MPU が 割込みを受け付ける とアドレス・バス A1 A3 から削込み いべいちの削込み (INT5) がよりペクタ削込みになっている。 MPU が 割込みを受け付ける とアドレス・バス A1 A3 から削込みレベルを送出するとともに下 C0~FC2 をすべて "High" にする。 VPA 入力は 6800 周辺 LSI とのイソターフェイスの ためのコントロール信号は も使用されるため、ワイヤード OR 論理が可能なオープンコレクタを対応の基本を分解回節に用いる必要がある。




図 9.5 割 込 み 回 路 の 例

9.5 6800 周辺 LSI とのインターフェイス

68000 MPU は 6800 周辺 LSI と直接バス コンパチブルである。 6800 周辺 LSI の主な ものを以下に示す。

6821 周辺インターフェイス アダプタ (PIA)

6843 フロッピディスク コントローラ (FDC)


6845 CRT = × b = - 7 (CRTC)

6850 非同期コミュニケーション インターフェイス アダプタ (ACIA)

6852 同期シリアル データ アダプタ (SSDA)

これらの 6800 周辺 LSI は同期式デバイスである。 68000 とインターフェイスをとるためのブロック 慰を図 9.6 に示す。 アドレス デコーダとアドレス ストローブ信号 (AS) により 8800 周辺 LSI のアドレスが検出されると。 68000 MPU は 6800 のバス タイミング条件であると、このインターフェイスのために次の3つの 信号が使用される。

VMA (バリッドメモリフドレス)



サイクル終了 E が "Low" になるまで待つ VMA をネゲートする

とのインターフェイス

プロセッサ

サイクル開始

イネーブル同期

2) VMA をフサートする

AS, UDS, LDS をネゲートする。

次のサイクルを開始する

図 9.7 6800 周辺 LSI とのインターフェイス フローチャート

送する

図9.7 に 6800 周辺 LSI とのインターフェイス操作のフローチャートを示す。 E 信号 は 68000 の入力クロック周波数の 1/10 の一定周波数をもつクロックである。 これは 6800 システムにおける E または 6 に相当するバス クロックである.

VPA はアドレスされたデバイスが 6800 周辺 LSI であり、データ転送が E 信号と同期 して行われるべきであることを 68000 MPU に知らせる。また VMA はアドレス バストに




図 9.8 6800 間辺 I SI とのタイミング

有効なアドレスがあり、プロセッサが信号と同期して動作していることを示し、 \overline{VPA} 入 力にのみ応答する。 \overline{VMA} 信号は 6800 周辺 LSI のチップセレクト条件の一部として使用される。


以下図 9.8 を用い 6800 周辺 LSI とのインターフェイス タイミングを説明する.

- (1) ステートの(SO)のサイクルのときアドレス バスとファンクション コード (F 0~F2)はハイインビーダンス状態となり、半クロック後のS1でアドレス バスとファンクション コードの出力はハイインビーダンス状態から開始される。
- (2) S2 において AS がアサートされ、アドレス バス上に有効アドレスがあることを示す。

バス サイクルがリード サイクルの場合には UDS、 LDS とも S2 でアサートされる。 バス サイクルがライト サイクルの場合には R/平 信号は S2 でライト ("Low") に切り 換り、 半クロック後の S3 でライト データをデータ バス上に送り出し、S4 でデータ ストロープを出力する。

VPA 入力信号は AS がアサートされているときに、アドレスバスを外部回路でデコードすることによって作られる。

- (3) VPA 検出後、プロセッサは E がネゲート ("Low") されるまで、必要に応じて 待ち状態 Sw に入り、その後 VMA をアサートする。 周辺 LSI は E 信号が "High" の 間に処理を実行する。
- (4) リード サイクルのときには S6 で周辺 LSI からのデータをラッチする。 リード サイクル、ライト サイクルのどららにおいても、 プロセッサは S7 で \overline{AS} とデータ ストローブをネゲートする。 倡号はこのときに "Low" になる。



(5) 周辺回路は $\overline{\rm AS}$ がネゲートされた後,1 クロック以内に $\overline{\rm VPA}$ をネゲートしなけ

ればならない。
図 9.9 に 68000 と 6821 PIA, 6850 ACIA とのインターフェイスの例を示す。 2 個の

図 9.9 に 63000 と 6321 PLA、6830 ACIA と のインターフェイスの 例を示す、 2 指の PIA は τ ード (16 ビッド) 毎の入出力とパイト (上位 8 ビット, または下位 8 ビット) 単 位の入出力が可能になっており、 ACIA はシステム バスの下位 8 ビットに接続されてい る、ここでは PIA、ACIA の機能な パターフェイス例について示した。 その他の 6800 周辺 LSI を用いてシステムを拡張することもできる。

10 68000 ファミリ周辺 LSI

マイクロコンピュータを値々の応用システムに適用するとき、MPU 自身の性能ととも にその周辺 LSI がいかに豊富であるかがそのシステムの性能やシステム開発にとって重 要な鍵となる。このため68000でも MPU をサポートする周辺 LSI の充実が図られてお り、現在までに表10.1に示すようた周辺 LSI が提供されている (開発中のものも含む)。

表 10.1 68000 ファミリ周辺 LSI

品番号	略称	名 称
68450	DMAC*	Direct Memory Access Controller
68451	MMU*	Memory Management Unit
68120	IPC*	Intelligent Peripheral Controller
68230	PI/T*	Parallel Interface/Timer
68122	CTC	Cluster Terminal Controller
68452	BAM	Bus Arbitration Module
68590	LANCE**	Local Area Network Controller
68652	MPCC	Multi-Protocol Communications Controller
68653	PGC	Polynomial Generator Checker
68661	EPCI	Enhanced Programmable Communication Interface
68881	FPCP**	Floating Point Co-Processor

^{*} 本章で説明する。** 開発中

この章では、システムを構成する上で特に重要な 68450 DMAC, 68451 MMU, 68120 IPC, 68230 PI/T について説明を行う。

10.1 68450 DMAC (Direct Memory Access Controller)

10.1.1 68450 DMAC の特徴

68450 DMAC (Direct Memery Access Controller) は DMA 転送を制御する 68000 問

辺 LSI である。DMA 転送とは、図 10.1に示すとおり、入出力装置とメ モリあるかはメモリとメモリとの間の データ転送を直接(MPU を介さず) 行動機能である。図10.1において MPU はシステム バスから切り離され た状態にあり、DMAC がパスマスタ




図 10.1 DMA 転送

権をもちデータの転送を制御する。この制御により大量のデータ転送を高速に行うことが できる。DMAC はコンピュータ システムでは最も重要な周辺デバイスの1つである。 68450DMAC は 64 ピン バッケージに 字数されており以下の操修をもっている。

- (1) 68000 MPU および 6800 ファミリとバス コンパチブルである。
- (2) 独立した4個のチャネルをもつ。
- (3) 転送速度は最高 4M バイト/秒まで可能である。
- (4) 論理データ幅は8, 16, 32 ビットである。
- (5) 物理バス幅は8,16ビットである.
- (6) 転送リクエクスト モードとして次の3とおりが用意されている.
 - i) サイクル スチール モード
 - ii) バーストモード
 - iii) オートリクエスト モード (メモリ-メモリ間転送)
- (7) 転送アドレッシングとして次の2とおりが可能である。
 - i) シングルアドレッシング モード
 - ii) デュアル アドレッシング モード
- (8) 次の3とおりの方法によりマルチプロック転送ができる.
 - i) 維統動作法
 - ii) アレイ チェイニング
 - iii) リンクチェイニング

項目(6),(7),(8)については10.1.3項にて説明する。

10.1.2 信号線とバス サイクル


図 10.2 に 68450 DMAC の入出力信号の構成を示す. また, 表 10.2 に各信号線の機能 をまとめる.

表 10.2 68450 DMAC の信号線

略号	信号名	機能
A8~A23/D0~D15 CS	Chip Select	アドレス線 A8~A23/データ線 D0~D15 チップが選択されたことを示す入力信号
A1~A7 AS, LDS, UDS R/W, DTACK, BR, BG, BGACK Vcc, Vss, CLK		68000 MPU と同じ機能(3 章参照)
ĪRQ	Interrupt Request	MPU に対する割込み要求出力
IACK	Interrupt Acknowledge	MPU が割込みを受け付けたことを示す入 力信号
OWN	Own	DMAC がバス マスタであることを示す
ŪAS	Upper Address Strobe	A 8~A 23/D 0~D 15 のうち A 8~A 23 が有効であることを示す
HIBYTE	High Byte	上位バイトが有効 (バイト転送時のみ使用) であることを示す
DBEN	Data Bus Enable	データ バスが有効である
DDIR	Data Direction	データ転送の方向を示す
BEC 0,1,2	Bus Exception Controls	BEC 0.1.2= 000 リセット, 100 未定義 001 リトライ, 101 バスエラー 010 未 定義, 110 バス解放後リトラ イ 011 ホールト, 111 例外条件なし
FC 0, 1, 2	Function Codes	FC 0.1.2=111 は未定義,他は 68000 と同じ
REQ 0, 1, 2, 3	Requests	DMA 転送要求
ACK 0, 1, 2, 3	Acknowledges	DMAC が DMA 転送要求を受け付けた ことを示す
PCL 0, 1, 2, 3	Peripheral Control Lines	入出力装置制御線 (詳細省略)
DONE	Done	ブロック転送が終了したことを示す
DTC	Device Transfer Complete	1回のデータ転送が完了したことを示す

図 10.4 は 68450 DMAC の傾倒の下で、メモリから ACK ピンを有するデバイスへ 16 ビットのデータを転送する際のフローキャートである。これは DMA 転送機能のうちで最も基本的なものである。68000 のフードリードフローチャー(3 章、図 3.4 参照)と比較すると次の関連点があるが、基本となる転送手間は同じである。

- (1) DMAC が ACK のフサートおよびネゲートを行う.
- (2) ACK でアサートされたデバイスがデータを取り込む.
- (3) DTC 信号により転送の終了を知らせる。







図 10.3 は図 10.4 で示す DMA 転送フローをタイミングチャートで表したものである。 リード サイクル (ノモラー)(O デバイス) は4 クロックで、ライト サイクル ((1/0 デバ イスーメモリ) は5 クロックで完了する。68450 は独立な 4個のテャネルをもっておりバ ス権保存したまま別のティネルのデータ転送を行うこともできる。この際、ティネル関係



まによるオーバヘッドはない、なお、リード/ライトの定義はメモリを中心に1.ている。

10.1.3 転送プロトコル

本項では 68450 DMAC の転送プロトコル, すなわち 10.1.1 項であげた転送リクエストモード, 転送アドレッシングおよびマルチブロック転送について途べる。

a. 転送リクエストモード 転送リクエスト モードとは DMA 転送の要求方法のこ とであり、68450 DMAC では 10.1.1 項でも述べたように、 サイクル スチール モード、 バースト モード、 オートリクエスト モードの 3 とおりがある.

サイクルスサールモードでは、リクエスト信号 REQ がアサートされたときに1回の DMA データ転送が行われる。すなわち、このモードでは DMA 転送は MPU のバス サ イクルの間に1バス サイクルだけ割り込んで行われる。したがって、比較的低速のデー タ転送に用いられる。パーストモードは、配色 信号がアナートされたと称に1ブョック のデータ転送が行われるものである。入出力変置は DMAC からの ア タ / ソッ 信号 ACK によりデータの入出力を行う。1 ブョックの転送や間、DMAC がパスを占有できるので高速 送に用いられる。このモードでは1ブョックの転送の間、DMAC がパスを占有できるので高速 送に用いられる。オートリクエストモードは、一種のパーストモード であり 内部的に REQ 信号が生成される。メモリは REQ 信号を生成する機能をもたないので、メモリーメ モリ版送はオートリクニストモードを使う必要がある。転送速度などは DMAC の内部 レジスタの値を変えることにより変更できる。以上3 種類の転送リクエストモードをまと かると参 10.3のときかとたる。


表 10.3 68450 DMAC における転送リクエ ストモードの比較

転送リクエスト モード	転送速度	転送デバイス
サイクル スチール	低 速	入出力装置-メモリ
バースト	高速	N
オートリクエスト	高速/低速	メモリ-メモリ

b. 転送下ドッシング 6846DMAC の転送 アドレッシングには10.1.1項でも述べたようにシングル/デェアル アドレッシングの2 種類がある。これらの相違を11 DMAC がアドレス線をとおけて選択するき外部デバイスの種数が1 あるいは2 個というところにある。シングルアドレッシングでは、DMAC は ACK 信号ならびに アドレス線 A1ーA 23、バス制御信号で送信デバイスと受信デバイスを選択する。一方、デェアル アドレッシングでは起送すバイスの選択はアドレス線をおし2回に分けて行われる。デェアル アドレッシングでは起送すべきデータを一度 DMAC 内部のホールディングレジスタに格納した後、受信ディイスへの普込ス操作を行う。したがって、1回の転送でリードおよびライトの関サイクル(合計タウロック)が必要となる。 ACK 信号をもたないメモリーメモリ関連送に対して存分である。また、デュアル アドレッシングでは、2 個の8 ビット データを 16 ビットデータにパックした後転送するデータ パッキング機能がある。以上の転送アドレッシングでは、20

表 10.4 68450 DMAC における転送アドレッシング法の比較

転送7	F I	19	シング	クロック数/ 1 転送	転送デバイス	バッキング機能
v	ν	ŋ	N	4 クロック (リード) 5 クロック (ライト)	入出力装置-メモリ	なし
デ	=	7	N	9クロック	メモリーメモリ	あり



c. マルチブロック転送 マルチブロック転送とは図10.5に示すように複数のブロック (一般にブロッタ 長は異なる)を転送するものである。68450DMACでは10.1.1項でも述べたように、継続動作法、アレイチェイニング、リンクチェイニングによってマルチブロッキ形式ができる。継続動作法では原則として転送開始アドレスおよび転送数を毎回設定する必要がある。しかし直前のブロッタ返送終了時の値がレジスタに保持されているので、同じブロック長でかつ引き続いた番地へデータを転送する場合には継続動作の指令のみをすればよい、アレイチェイニングにおいては図10.6で示すように転送開始アドレスおよび転送数をメモリ上にアレイ形式で設定する。リンクチェイニングでは図10.7で示すよりに転送開始アドレスおよび転送数をメモリ上にアレイ形式で設定する。リンクチェイニングでは図10.7で示すよりに転送附めアドレスおよび転送数をリスト形式でメモリトに指給する。

10.1.4 68450 DMAC を使用したシステム構成例

図 10.8 に、68450 DMAC、68000 MPU、メモリ システム(MMU を含む) および 68000 周辺 LSI を用いて、システムを構成した場合の接続参考図を示す。 ブルアップ抵抗等の 詳細については省略してある。




図 10.8 68450 DMAC を使用した構成例

10.2 68451 MMU (Memory Management Unit)

10.2.1 68451 MMU の特徴

88451 MMU はブログラムの論理アドレスを使用アドレスへ変換する LSI である。アドレス変換は論理プロックごとに行われるが、この論理プロックをここではセグメントという。図 10.9 に 88451 MMU を用いたシステム グロック図を示す。88451 MMU には動理アドレス(上位 16 ビット)ファンクション コード、R/W 信号が入力され、 物理アド




図 10.9 68451 MMU を用いた論理-物理アドレス交換システムのブロック図

レスを出力として生成する。MMU は書込み進反ならびに未定義セグメント (論理アドレ スに対応する物理アドレスが未定義)を検出したならば、フォールト信号をバスマスタ へ返す。論理アドレス線の下位8ピットはアドレス変換されずセグメント内のアドレスを 示す。すなわら1つのセグメントの大きさは最小256パイトである。

このように 68451 MMU を用いてシステムを構成されば、より敷重なメモリ管理を効率 良く (ソフトウェアでするよりも) 実現でき、OS の負担が軽くなる。しかし、このアド レス変換によって生ずるオーパーッド (次項で記述) は必ずしも無視できない場合もあり 得る。したがって、68451 MMU は小さなシステムよりも大きなシステムに適したもので あるといえる。

68451 MMIJ は次の特徴をもつ

- (1) 68000 MPU および 68450 DMAC とコンパチブル
- (2) 24 ビットアドレスバスのうち上位16 ビット(A8~A23)をアドレス変換する。
- (3) 書込みチェックを行う。
- (4) 1つの MMU で一度に32個までのセグメントに対しアドレス変換ができる。
- (5) マルチ MMU システムへ容易に拡張できる。
- (6) 厳重なメモリ管理が実現でき、OS の負担を軽減できる。

10.2.2 信号線とアドレス交換のバス サイクル

図 10.10 に 68451 MMU の入力出信号の構成を示す。 64 ピンのパッケージに 実装されている。表 10.5 に各信号線の機能をまとめる。

図 10.11 にアドレス変換時のバス サイクル タイミング チャートを示す. 基本的 には $68000\,\mathrm{MPU}$ のリード/ライト サイクルと同じである. 相違点は, MMU が $\overline{\mathrm{AS}}$ 信号を受




表 10.5 68451 MMU の信号線

略号	信号名	機能
A 8~A 23, AS, UDS, LDS, R/W, DTACK, Vcc, GND, CLOCK, RESET	_	68000 MPU と同じ機能(3 幹参照)
CS, IRQ, IACK, FC 0, 1, 2		68450 DMAC と同じ機能(前節参照)
RS1~RS5	Register Selects	内部レジスタ選択線
FAULT	Fault	書込み違反。未定義セグメントを検出した ことを示す
PA 8~PA 23/D 0~D15	Physical Address/Data	物理アドレス線/データ線
MAS	Mapped Address Strobe	物理アドレス線が有効であることを示す
WIN	Write Inhibit	書込み禁止を表す(リード モディファイラ イト時に使用)
ED	Enable Data	PA 8~PA 23/D 0~D 15 のデマルチプレ クスに使用する
HAD	Hold Address	
GO, ANY, ALL	Global Operation Any, All	マルチ MMU システムを構成するときに 使用する
FC3	Function Code 3	BGACK 信号を入力する

け取ってからアドレス変換を開始し、物理アドレス ストローブ信号 MAS でメモリのア クセスが行われることである。 図中 "Sw" は 68000 MPU の待ちサイクルを表し、 リード サイクルで2 クロック、ライト サイクルで1 クロックがアドレス変換のオーバヘッドとな




図 10.11 68451 MMU を用いた 68000 システムのリード サイタ ルおよびライトサイクルのタイミング

る. ヲイト サイタルにおいて待ちサイタルがない。理由は次のとおりである。 図 10.11 に 示すように、リード サイタルでは 6800 MPU は $\overline{\rm MAS}$ 信号が確定した後 メモリから データを読み出すのに対し、 ヲイト サイクルでは $\overline{\rm AS}$ 信号受賞と同時にメモリ データを送出でのた対し、 ライト サイクルでは $\overline{\rm AS}$ 信号受賞と同時にメモリ データを送出できるからである。

10.2.3 アドレス変換

本項では 68451 MMU におけるアドレス変換の方式について述べる。68451 MMU では 図 10.12 で示すように"デスクリブタ"とよばれる レジスタ ブロックが 32 個用意されて

いる。 デスタリプタは6 側のレジスタ (計9 パイト)からなり、アドレス変換機 能の中心となるものである。 デスタリプ レス変換適程の説明において適定なれ る。 6%ほ1 MMU のアドレス変換は次の 3 段階に分けることができる。

- (1) デスクリプタの選出
- (2) 書込みチェック
- (3) 物理アドレスの生成以下に各段階の機能について述べる。




図 10.12 68451 MMU のフドレス交換用 デスクリプタ

a. テスクリプタの選出 アドレス変換を行うにあたり、68451 MMU は 32 個のデ

スタリプタのうちどれを使うのか決定する必要がある。このために4本のファンタション コード (FCO-FC3) および論理アドンス能(A8~A23) を入力として使用する FC3 能は BGACR を入力する。まずファンタションコードから内部的にアドレススペース 番号という情報を生成し、同じアドレススペース番号をもつデスタリプタを選び出す。 この週出は連想総惟方式によって行われる。該当するデスタリプタが存在しない場合 FAUTT 信号を生成し、アドレス線が一般するかどうか判定する。一般しない場合は FAUTT 信号を生成しアドレス線が一般するかどうか判定する。一般しない場合は FAUTT 信号を生成しアドレス線が一般するかどうか判定する。一般しない場合は

アドレス スペース番号の一致判定および論理アドレスの一致判定においては、それぞれ

マスク用レジスタ (アドレス スペースマス) 施理を下レスマスタ) が用意されている。 能変を傾にとり図 10.13 を用いてスク機能について説明する。 殴て示すように論理 アドレス マスタの 内容が "0" であるビット 位置が一数判定の対象外となる。たとえば A 8~A 11 の 4 ビットがマスクされた場合。

図 10.13 論理アドレス (入力) と論理ベ ース アドレス(デスクリプタ)との一致判定

るため実質的にセクメントの大きさが2の11乗バイト、すなわち2048バイトまで広がったことになる。マスクの効果についてはアドレススペース番号の一致判定も同じである。

図 10.14 物理アドレスの生成例

b. 書込みチェック デスクリブタのセグメント状態レジスタにはそのセグメントが 書込み可能かどう示すビットがある。書込み 基比のセグメントに対し、R/W 信号計書を 込みを示すとき FAULT 信号を生成する。 このほかセグメント状態レジスタには、セグ メントに対するアクセスの有無、書換えの有 無などの情報を示すビットがある。これらは セグメントのステッピングをはじめとする OS 機能のサポートに有用である。

c. 物理アドレス生成 前記(1),(2)の処理を受けたセグメントに対して物理アド

レスが与えられる。図10.14に物理アドレスの生成例を示す。 アドレス線 A1~A7 なら びに論理アドレス マスクでマスクされたアドレス線はそのまま物理アドレスとなる。マス クされなかった部分は物理ベース アドレスで置き換えられる。

10.3 68120 IPC (Intelligent Peripheral Controller)

 $68120\,\mathrm{IPC}$ は入出力装置を解御する汎用のプロセッサであり、 MPU と被制御入出力装置との間に接続される。 $68120\,\mathrm{IPC}$ を用いたシステム構成例を図 $10.15\,\mathrm{に示す}$. システム




図 10.15 68120 IPC を用いたシステム構成例

バスには MPU, DMAC, メインメモ リ, IPC が接続されており, ローカル バスにはローカル メモリ, FDC (Flo pp) Disk Controller), CRTC (CRT Controller) が接続されている。また IPC はランプ, ブザー等簡単な人出力 装置を重複制即することができる。図 10.15 において 68120 IPC の内蔵 RO あるいはローカルメモリビフョタ ラムを格納することにより 68120 IPC にインテリジェンスをもたせることが できる。したがって、MPU は入出力 機能のかなりの部分を IPC に同代り きせることができ、それだけ MPU の

負荷が軽減されシステム パフォーマンスの向上につながる。

68120 IPC は以下の特徴をもつ.

- (1) 68000 MPU および 6800 ファミリとパス コンパチブルである。
- (2) 8 ビットプロセッサ 6801 を核にしたアーキテクチャをもつ。
- (3) 2048 バイトの ROM を内蔵している。
- (4) 128 バイトのデュアル ボート RAM を内蔵している.
- (5) タスク同期用レジスタ (セマフォア レジスタ) を6個もっている。
- (6) 内蔵の ROM, RAM の拡張に関して次の3とおりの動作モードが可能である。
 - i) シングルチップ モード

- ii) 拡帯形非マルチプレックス モード
- iii) 拡張形マルチプレックス モード
- (7) タイマ機能を有する
- (8) シリアル通信機能を有する.
- (9) ROM を内蔵しない 68121 というパージョンもある。

図 10.16に c8120 IPC の入出力信号の構定を示す、48 ピンの イッケーンに 実装されている。 図 10.16に はいて図中左側のシステム アドレス維から RESET までは 68000 インターフェイス用である。一方、図中右側の信号線は c8120 IPC が制制する入出力装置とのインターフェイス用である。このうちボート3、8 C1、8 C2、ボート 4 は 68120 IPC の動作モードにより機能が変化する。これらの機能の相逢を装 10.6 に示す、表 10.6 には各動作モードにおける 入出力ボートの機数ならびEローカル・モリ空間の大きさら示してある。 シングルチェブモードでは計21 本の入出力ボートが利用でき、拡張ポャルチブレックス、接張マルケブレックス、上級電・ルケブレックス・と




表 10.6 68120 IPC の動作モードと信号線の機能

動作モード	シングルチップ	拡張非マルチブレックス	拡張マルチプレックス
ポート2 (5本)	入出力ポート (パ	ラレル ポート,シリアル:	ポート, タイマ)
ポート3 (8本)	入出力ポート	D0~D7	A 0/D 0~A 7/D 7
SC1 (1本)	OS 3*1	R/W	R/W
SC2 (1本)	ĪS3*2	ĪOS*¹	AS
ポート4 (8本)	入出力ポート	A0~A7	A 8~A 15
入出力ポート総数(含ポート2)	21 本	5 本	5本
ローカル メモリ空間	-	128 パイト	64 K バイト

^{*1} Output Strobe, *2 Input Strobe, *2 I/O Strobe

るいはローカル メモリの割当てができる

ボート2は入出力ボートとしても使えるが、内部レジスタを書き換えることによりタイマ/シリアル通信インターフェイスとしての機能をもつ、タイマ機能として次の3つの条件のときに内部制込みを生成し得る。各々の割込みはマスタをすることもできる。

- (1) フリーラン カウンタ (16 ビット)が、内部レジスタに設定した数値と一致した場合
- (2) フリーラン カウンタがオーバフローした場合
- (3) ポート2の最下位ビット(ビット0)のレベル変化(0→1, 1→0, 指定可能)を 輸出した場合

シリアル通信インターフェイスとしては、1個の全2 重(full-duples)形料同期チャキルをもっている。転送レートおよび信号形式 (Non Return to Zero または Bi-phase) はブロタウム可能である。68120 IPC には、パケット通信をサポートするためにウェイクアップという機能がある。これは、MPU が不要パケット (アドレスが一致したい) であると判断したが点で IPC に対して要パケットの転送を停止させ、そして次のパケットから再び IPC ボデータ転送を行うものである。この機能を使うと、MPU はパケットのアドレスが影響がデータ転送を行う場のである。この機能を使うと、MPU はパケットのアドレスが影響がデータ転送を行うまった。

68120 IPC は 128 バイトのデュアル ボート RAM を内蔵している。この RAM は 68120 IPC の内部ボクセェッサおよびメイン システルの同方から直接アクセスすることができ、IPC の内部ブロセッサとメインシステルが同時に、同じアドレスをアクセスすることは避けなければならない。このため、68120 IPC には 6 個のセマフォア レジスタが用意されている。図 10.17にセマフォア レジスタの構成を示す。 ビットでの SEM (Semaphore) ビットはテスト アンドセットのビッドである。 ビットの OWN (Owneship) ビットは、SEM ビットをセットしたフロセットである。 ビットもの OWN (Owneship) ビットは、SEM ビットをセットしたフロセットである。 ビットもの OWN (Owneship) ビットは、SEM ビットをセットしたフロセットが IPC 自身のメイン システムであるかかまでわかのものである。

7	6	5	4	3	2	1	0	
SEM	OWN	0	0	0	0	0	0	

図 10.17 68120 IPC のセマフォア レジスタ

^{† 3} 章および 13 章参照

10.4 68230 PI/T (Parallel Interface/Timer)


 $68230\,\mathrm{PI/T}$ は入出力ポート, ハンドシェータ機能に加えタイマ機能を有する LSI であり入出力装置の制御用として使う。 $68230\,\mathrm{PI/T}$ は以下の特徴をもつ。

- (1) 68000 とバス コンパチプルである.
- (2) 最大 24 本までの入出力ポートをもつ.
- (3) 24 ビット カウンタと5 ビット プリスケーラを内蔵し計時タイマとして使用できる。
- (4) 図10.18で示すように次の3とおりのモードで外部へタイミング信号を発生する ことができる。
 - i) パルス波形モード (同期, デューティ可変)
 - ii) 矩形波形モード (同期のみ可変)
 - iii) ワンショットモード



(a) パルス波形モード(b) 矩形波形モード(c) ワンショットモード図 10.18 68230 PI/T におけるタイミング発生機能

図 10.19 に 68230 PI/T の入出力信号の構成を示す。48 ピンのパッケージに実装されて いる。RS1~RS5 (Register Select) は PI/T の内部レジスタを選択するための信号線で



ある。 データ パス D0~D7 が 8 ビット幅かので 68000 MPU の MOVEP 命令を使らのが 適している。 ボート A, ボート B はそれぞれ 8 ビット幅であり内部は2重バッファ機成 となっている。これらのボートをまとめて16ビット幅のボートとして使うことも可能で ある、CA1, CA2 (Strobe Control) はボート A のハンドシェーク用信号線であり、ラッ チのタイミングを指定したり、バッファの空き状態の表示などに使われる。CB1, CB2 はポート B のハンドシェーク用信号線またはポート A, B を 16 ビット幅として使うとき

のハンドシェーク用信号線である. PC0~PC7 は8ビット幅のボートとして使うこともできるが PC2~PC7 は内部レジ スタを書き換えれば割込み制御、タイマ制御などにも使用できる。PIRQ (Port Interrupt Request)、PIACK (Port Interrupt Acknowledge) はボート割込み制御用の信号である。 TIACK (Timer Interrupt Acknowledge), TOUT (Timer Out), TIN (Timer In) 12. 68230 PI/T のタイマ機能に関するものである。 68230 PI/T は前述したとおり 24 ビット のカウンタ、5ビットのプリスケーラを内蔵している。基本クロックとして内部クロック または TIN からの外部クロックを使用できる。 TOUT からは図 10.18 で示した 3 つの モードで外部へ信号を出力できる。 TOUT をシステムの割込み要求線へ接続し、 TIACK により割込みベクトルの発生が可能となる。

68230 PI/T のタイマ機能は OS が計時用として使用 1. た り、タスクの切換を用として 使用するのに適している.

Ⅱ 68000 のソフトウェア

11 アセンブラ

この章では 68000 システムの典型的なアセンブラ[†]の使用法, このうも特にソース プログラムの記述法について説明する。

アセンブラは、ユーザが記述したソースプログラムを機械語に変換するための言語処理プログラムである。ユーザはソースプログラムを、このソースプログラムをはいたがある。エーザはアースプログラムを、アセンブリ言語すたわを機体命や制御命令などを表すニモニック記号を用いて記述する。このソースプログラムは図11.1 に示すようにアセンブラの入力となる。アセンブラで処理されたヴァグラムはオフジェクトモジュールとなる。これは仮のアドレス付けをされた機体語の形式になっている。オブジェクトモジュールは19ンケージェディタととばれる総合編集プログラムによって編集され、実際のアドレスを割り当てられる。こうしてプロセッサが実行可能なロードモジュールが作り出される。



図 11.1 ノーハフログラムの支架

[†] 一般にアセンブラは使用するシステムによって異なるのがふつうである。 本書では最も標準的な 68000 アセンブラを想定している。

11.1 ソース プログラムの構造

ソース プログラムは1つ以上のステートメントによって構成される。ステートメントと は、アセンブリ言語で書かれた1行の文のことで、1行の有効な範囲は1カラムから72 カラムまでである。

ステートメントには実行命令,アセンブラ制御命令,コメント文の3種類がある。

実行命令は機械語と1対1に対応するステートメントであり,ソース プログラムの中心 をなすものである。アセンブラにより2~10バイトの機械語に変換される。

アセンブラ前御命令はアセンブラの処理を創御するステートメントで、機械器には変換 されない、メモリ領域の確保、データの設定、値の割当て、領域の宣言などを行う。

コメント文はプログラム中に注釈を入れるためのものであり、第1カラムが*で始まる。

11.2 アセンブラの書式

3 種類のステートメントのうち。実行命令とアセンブラ制御命令を総称したものを命令 ステートメントとよぶことにする。命令ステートメントは図11.2 に示す4 つのフィールド

	ラベル フィールド	演算フィールド	オペランド フィールド	コメント フィールド
690	LABEL 1	ADD. B MOVE. L RTS	(A0), D1 D1, D2	COMMENT HERE COPY (DATA REGISTER) RETURN

図 11.2 命令ステートメントの構成

から構成される. 68000 アセンブラの記述形式はフリーフォーマットであり,各フィールド 間は1つ以上の空白により区別される.次に各フィールドに関する機能と規則を説明する。

11.2.1 ラベルフィールド

ラベルはジャンブを素地、データ領域素地などを指定するための記号名称であり、ダベル フォールドで定義され、ボランドによった経歴される。 ラベルは実行命令すべてにつけ ることができるが、アセンブラ制御命令にはラベルをつけることができない命令がある。 ラベルは第1カラムから書くことになっている。また有能する場合には第1カラムを空台 にしなくてはならない.

11.2.2 演算フィールド

演算フィールドでは実行命令やアセンブラ制御命令のニモニックを記入する。実行命令 は演算フィールドのニモニックとオペランドフィールドの記述に基づいて2~10パイト の機械語に変換される。データ定義命令 (DC: Define Constant) ではオペランドの値が メモリにセットされる。

実行命令のニモニックにはアドレス形式により変化形をもつものがある。変化形は命令 のニモニックにA (アドレス), I (イミディエイト), Q (タイック), M (メモリ), X (エクステンド) をつけることによって作ることができる。 このうも M と X の場合は必 ずつけなければならないが、A I,Q については基本形を用いても、アセンブラが自動的 に適切な変化形を選択する。しかしプログラムのミスを少なくするためには変化形まで明 記しておくことが留ましい。また、たときば

ADD #5, D1

のようにイミディエイト データが小さい 場合, 指定がないとフセンブラは自動的に "ADDQ" を選択するので注意が必要である。 実行命令の基本形と変化形の関係を表 11.1 に示す。

命令の基本形	変 化 形			
単年の報酬が	自動的に変化	明記が必要		
ADD	ADDA, ADDI, ADDO	ADDX		
AND	ANDI	_		
CMP	CMPA, CMPI	CMPM		
EOR	EORI	_		
MOVE	MOVEA, MOVEQ	-		
NEG		NEGX		
OR	ORI	_		
SUB	SUBA, SUBI, SUBQ	SUBX		
ROL, ROR	_	ROXL, ROXR		

表 11.1 命令の変化形

実行命令に対しては扱うデータ サイズが、バイト(8 ビット)、ワード(16 ビット)、ロング ワード(32 ビット)のいずれなのかを指定する必要がある。 これらは命令のニモニックのあとに続けて .B (バイト)、.W (ワード)、.L (ロング ワード)を書くことによ

[†] 本書のプログラム例はすべて変化形まで明記した。

って指定する。データサイズ指定は省略可能であり、その場合には原則としてワードが選 ばれる。ただし、命令によっては暗熱的にバイト、ロングワードを選ぶものもあるので、 各命令の項あるいは付録を参照されたい。

11.2.3 オペランド フィールド

#ペランドフィールドには、命令
で定められた顕微のオペランドを、
定められた顕微のエペランドを、
定められた顕微の記入する、オペラ
ンドが2つある場合にはコンマ "、"
で医切る、空白を治中に入れると以
後の記述がコメントとみなされるの
で注意する必要がある。またオペラ
ンドが2つある場合には第1 ポペラ
ンドがアスティネーションメペ

ペランドの記述方法と演算のしかたを対応させて示した。



ベランドがデスティネーションオペ 図 11.3 2つのオペランド演算の対応 ランドを表す。図 11.3 には 68000 の代表的な命令、ADD、SUB、MOVE 命令について、オ

11.2.4 コメントフィールド

コメント フィールドはステートメントに注釈をつけたいときに使用するものであり省 略できる。コメント フィールドには英数字のほかに空白を含め特殊文字が使用できる。

11.3 データ形式

アセンブラで使えるデータ形式には、数値定数、文字定数、記号、式の4種類がある。 これらの記述の形式を次に述べる。

11.3.1 数值定数

数値定数は $0\sim9$ の数字、および $A\sim F$ の文字を組み合せて得られる値である。 以下に示すとおりの数値定数が記述できる。

a. 10 進定数 10 進定数は 0~9 までの数字を組み合せて 構成 される. 数値の前に

"+" または "-" の符号をつけることにより正または負の値を表現できる。 符号がない 場合には正の値を表す。

135 10 進で 135 を表す

+348 10 進で 348 を表す

-79 10進で-79を表す

b. 16 進定数 16 進定数は 0~9 の数字および A~F の文字を組み合せて作られ、先 頭に"\$"をつけて区別する。 なお日本国内では"¥"を用いる場合もある。16 進数に符 号をつけることはできない。

\$10 10進の16に等しい

\$A000 10 進の 40960 に等しい

c. 2進定数 2 進定数は 0.1 の数字で構成され、先頭に "%" をつけて区別する。2 准数に符号をつけることはできない。

%10011101 10進の157に等しい %00100101 10進の37に等しい

11.3.2 文字定数

文字定数は英数字および特殊文字のほとんどが使用できる。 文字定数の指定は (アポストロフィ) で囲むことにより行う。文字定数は次の側のように寿む。

'AB8X' 文字列 AB8X を表す '#%, SP' 文字列 #%, SP を表す

'AP''&+' 文字列 AP'&+ を表す

11.3.3 記 号

記号は、 楽字 $[A] \sim [Z]$ 、 数字 $[0] \sim [9]$ 、 記号 [0]、 [8]、 [.] $(\forall y + r)$ からなる 文字列であり、 先期は英字または記号 [0]、 [.] $(\forall y + r)$ のいずれかでなければならない、 文字列の最大長はアセンブラの観覧によって異なるが、8 学から 30 字程度である。 記号の うち

A0. A1, …, A7, D0. D1, …, D7, CCR, SR, SP, USP はアセンブラが予約語として使用するため、ラベルとして使うことはできない、なおアセ ンブラによっては別の予約語を使うものもある。 記号の値は、ラベルフォールドに現れた とき定義される。記号はラベルフィールドに2回以上現れてはならない。 記号に与さられた値は次のように決る。

a. 実行命令および制御命令(EQUを除く)のラベルとして現れたとき このときのロケーション カウンタ(アセンブラが仮に決めるプログラム カウンタ)の値が記号に与えられる。この値は一般には相対値であるため、このような記号を相対値記号とよぶれ、

b, EQU 命令のラベルとして現れたとき この命令のオペランド部の値が与えられる。 記号の特性は、オペランドが数値定数あるいはそれを演算したものであれば絶対値記号 長(値が確定)になり。相対値記号をオペランドとしていれば相対値配号となる。

これまで述べた以外に特別な記号として* (アステリスタ)がある。これは*が現れて いるステートメントの先頭のロケーションカウンタ^{‡の}値を示すものであり、相対値記号 として扱われるラベルフィールドに使うことはできない。

11.3.4 式

オペランドフィールドには式を書くことができる。アセンブラは式の値を計算しその結果をオペランドとする。 演算子としては + と - が許されているが、 乗算/除算まで許す ものもある。

式には数値定数および記号を使うことができる。記号には前に述べたように絶対値と相 対値記号があり、同様に式にも絶対値式と相対値式の区別がある。絶対値式は数値変数 よび接対値記号が行を合む式であり、相対値式は絶対値式と相対値記号を含む式である。 また相対値記号の和は許されないが、熱は絶対値式として扱われる。次に式の例を示す。 ここで ABS1、ABS2 は EQU で定義された絶対値式として扱われる。次に式の例を示す。 へにつけられた相対値記号であるとする。

[絶対値式の例]

1234

ABS 1+ABS 2-100

「相対値式の例]

REL 1-ABS 1+200

* + ABS 1

^{†1} これは 11.6 節で述べるリロケータブルなプログラミングに関連しており、リンケージのときに 繰せてドレスが確定する。

^{†2} ロケーション カウンタは アセンブラ プログラムの中で 定義された仮の プログラム カウンタである。

11.4 実効アドレスとアドレス形式

68000 で利用できるアドレス形式は14種類あるが、これをアセンブラで記述するという 立場からみると13種類に分類することができる。 機械語レベルの分類との対応を表 11.2 に示す。アセンブラレベルの分類のうも1~12番目までがオペランドフィールドにアドレ ス形式を明記するものである。一方13番目のインブライド形式は、演算フィールドに同じ 的にオペランドが決るものあるいはオペランドのないものであって、オペランドフィール ドには何も書かない、この形式をとる命には、RTE、RTS、RTR、RESET、TRAPV、NOP がある。次にオペランドを明記するアドレス形式の記述のしかなた途がる。

表 11.2 アドレス形式の分類

No.	機械語レベルの分類	1	
140.	機構語レヘルの分類	No.	アセンブラ レベルの分類
_ 1	データ レジスタ直接形式	1	データ レジスタ直接形式
2	アドレス レジスタ直接形式	2	アドレス レジスタ直接形式
3	アドレス レジスタ間接形式	3	アドレス レジスタ間接形式
4	ポスト インクリメント アドレス レジスタ間接形式	4	ポスト インクリメント アドレス レジスタ間接形式
5	プリデクリメント アドレス レジスタ間接形式	5	プリデク ルメント アドレス レジスタ間接形式
6	ディスプレースメント付 アドレス レジスタ間接形式	6	ディスプレースメント付 アドレス レジスタ間接形式
7	インデックス付 アドレス レジスタ間接形式	7	インデックス付 アドレス レジスタ間接形式
8	長絶対アドレス形式		
9	短絶対アドレス形式	8	絶対アドレス形式
10	ディスプレースメント付 プログラム カウンタ相対形式	9	ディスプレースメント付 プログラム カウンタ相対形式
11	インデックス付 プログラム カウンタ相対形式	10	インデックス付 プログラム カウンタ相対形式
12	イミディエイトデータ形式		
13	クイック イミディエイト データ形式	11	イミディエイト データ形式
14	インプライド形式	12	CCR/SR 形式
	1127711000	13	インプライド形式

11.4.1 データ レジスタ直接形式

オペランド フィールドで指定したデータ レジスタが実効アドレスとなる。 アセンブラ 表現は Dn (n=0~7) である。下線は当該アドレス形式を表す (以下同様)。

[例] ADD .W A1, <u>D2</u> [D2+A1→D2] MOVE .B D0, D5 [D0→D5]

11.4.2 アドレス レジスタ直接形式

措定したアドレス レジスタが実効アドレスとなる。 アセンブラ表現は An (n=0~7) あるいは SP である。SP は A7 または A7 に同じであり、システム スタック ポインタを 措す、ユーザンステム スタックポインタが使われるか、スーパバイザンステム スタック ポインタが使われるかは実行時のプロセッサのプログラム実行状態によって決る。また。 この移むではよバトサイズのヴァタを扱うことはできない。

なお特殊な命令として、スーパパイザ状態の中でユーザスタックを操作するための MOVE 命令がある。この場合だけはオペランドに USP と書きユーザスタック ポインタを 指すことができる。

11.4.3 アドレス レジスタ間接形式

アドレス レジスタの内容が指すメモリの データが 実効アドレスとなる。 記述形式は (An) である (n=0~7).

11.4.4 ポスト インクリメント アドレスレジスタ間接形式

アドレス レジスタの内容が指すメモリのデータが実行の対象となる。実行後アドレス レジスタには、 扱ったデータ サイズに従って 1 (バイト), 2 (ワード), 4 (ロング ワー ド) が加算される。記述形式は (An)+ である (n=0~7).

[\emptyset] ADD .B ($\underline{A3}$)+, D5 [(D5)+A3 \rightarrow D5, A3+1 \rightarrow A3]

11.4.5 プリデクリメント アドレスレジスタ間接形式

指定したアドレス レジスタから、あらかじめ扱うデータ サイズに従って、1、2、また は 4 を引いたあと、アドレス レジスタ間接形式の処理をする。 記述形式は -(An) である (n=0~7).

[\emptyset I] MOVE .W $\underline{-(A4)}_{t}$ $\underline{-(A5)}_{t}$ $[A4-2\rightarrow A4, A5-2\rightarrow A5, (A4)\rightarrow (A5)]$

11.4.6 ディスプレースメント付アドレス レジスタ間接形式

措定したアドレス レジスをと命令の中のディスプレースメントを加えた値が指すメモ リの内容が実効アドレスとなる。 ディスプレースメントは 16 ビットの符号付盤数として 扱われるため、 - 32768~+32767 の範囲が指定できる。 記述形式は d(An) である(n=0 ~7)、d は絶好値式でなければたなかい。

[例] DISP EQU 4500 ADD .W <u>DISP+8 (A1)</u>, D2 (この場合の d の値は 4508 とたる)

11.4.7 インテックス付アドレス レジスタ間接形式

指定したアドレスレジスタとインデックスレジスタ、およびディスプレースメントを加えた値が指すメモリの旧容が実行の対象となる。ディスプレースメント dt k8 ピット の符号付整数であり、-128-127 の範囲が指定できる。記述形式は d(An, Ri) よたは d(An, Ri) ルリである (n=0-7)。Riはインデックスレジスタであり、アドレスレジスタ Ai およびデータレジスタ Di の中から任意の 1 顔とれ に当てることができる (i=0-7)。W または、Lを指定することにより、インデックスレジスタの下位 i16 ピットを使うか、32 ピットマベモ使うかを選ぶことができる。何も指定しないさきは、W が選ばれる。W を指定したときは i16 ピットと を行りを行ることができる。何も指号は次とならが後われる。はは絶対能でなかければならない。

[例] DISP EQU 14 AND .B DO, <u>60 (A1, A2 .L)</u> OR .L <u>DISP-70 (A0, D1 .W)</u>, D5 (この場合の 4の値注 - 56 とたる)

11 4.8 絶対アドレス形式

オペランド フィールドの値が指すメモリの内容が実行の対象となる。記述形式は m で ある。ここで、m は絶対値式または相対値式である。この命令はアドレス空間の全領域を 指定できる。 もし0~32767 までのアドレスが指定された場合には短絶対アドレス形式と たるため、命令の長さを招くすることができる。

[例] ADR 1: 絶対値が EQU でセットされている。

ADD .W 2154. D1 ADR 1, D1 ADD .W

ADD .W * + ADR 1. D 1

11.4.9 ディスプレースメント付プログラムカウンタ相対形式

オペランドフェールドで指定したラベル、あるいは式の値が指すメモリの内容が実効ア ドレスとなる。記述形式は m であり、m には相対値式が入る。命令の中のディスプレー スメントは16ビットの符号付整数であるから、この形式で指すことのできるメモリの範 開け、命令の生頭アドレス (=*) に対して -32766~32769 である。 これは プログラム カウンタが*+2を指しているためである。

「例 ADR 1: EOU で与えられた絶対値 LBL 1: 実行命令のラベル

BRA

DRNF * + ADR 1 LBL 1

11.4.10 インテックス付プログラム カウンタ相対形式

プログラム カウンタと、インデックス レジスタと、 ディスプレースメントを加えた値 が指すメモリの内容が実効アドレスとなる。記述形式は d (Ri) または d (Ri .W) また はd(Ri.L) である。 インデックス レジスタ Ri の指定のしかたはインディクス付アド レス レジスタ間接形式の場合と同じである。 d には相対値式を書くが、式の値は命令の先 前アドレスに対して-126~+129の範囲に入っていなくてはならない。

[例] LBL: ラベル

SUB .L LBL+10 (A0), D2 .W

11.4.11 イミディエイト データ形式

オペランドがそのまま実行の対象となる。記述形式はまm である。m は絶対値式、文字定数、あるいはアドレスの確定しているプログラムの中の相対値式である。指定できる値の大きさは、オペランドフィールドで指定するデータ サイズにより歩る。

[例] ADR 1: EQU で定義された絶対値

MOVE .W #100, D1 10 進數 MOVE .L #'AXZ 3', D1 文字定數 MOVE .W #ADR 1, D1 絶対鎮式

11.4.12 CCR/SR 形 式

ステータス レジスタ (SR) またはコンディション コード レジスタ (CCR: SR の下 8 ビット) が実効アドレスとなる. 記述形式は SR あるいは CCR である。この形式は ANDI, ORI. EORI の第 2 オペランド、および MOVE で使うことができる.

[例] ANDI.B #\$1D, CCR MOVE SR, DO

11.5 アセンブラ制御命令

ここではいろいろなアセンブラ制御命令のうちで基本的なものについて説明する。

(1) ORG 〈絶対アドレス〉(Absolute Section Origin)

オペランドフィールドに書かれた値を ORG に続くステートメントの絶対アドレスとする。この命令はプログラムの途中に複数回現れてもよい。この命令にラベルをつけることはできない。

- [例] ORG \$1000
- (2) 〈記号〉 EQU 〈式〉(Equate Symbol Value)

ラベルフィールドの記号に式の値を与える。式は絶対値式がふつうであるが、すでに現れた記号あるいはロケーション カウンタ (*) を用いた相対値式も記述できる。 ラベルを省略することはできない。

例 EAST EQU 3 WEST EQU EAST HERE EQU *

(3) DC 〈式〉、〈式〉、…(Define Constant)

式を計算した値をメモリに定数データとして格納する命令であり、カンマによって複数 のデータ定義が可能である。DCに続いてデータサイズを .B, .W, .L で定義でき、省略 時にけ、Wが好守される。この命令にはラベルをつけてもよい。

(4) DS 〈絶対値式〉(Define Storage)

絶対値式で与えられた大きさのエリアを、データ サイズを単位として メモリに確保する。 データ サイズは .B、, W、, L で指定でき、 省略時には .W が仮定される。 命令に ラベルをつけることが可能である。

「例 AREA DS .L 8

これまでに述べたアセンブラ制御命令および実行命令を用いたプログラム例を図11.4 に示す、この例は先頭がTBL1 で示されるテーブル1を、先頭がTBL2 で示されるテー ブル2 に加算するものである。またテーブル1のデータが0 になったらそこで加算を終了 する。MCOUNT はテーブル1の値が0 にならない場合に終了すべき回数を設定してい る。ここではアセンブラ制御命令として EQU, ORG, DS, DC を用いており、このほかに プログラムの開始を示す NAM、終了を示す END を使っている。

			00001		NAM	SAMPLE1	
			00005	********	******	***********	
			00003	* SAMPLE	PROGRAM	+ TABLE2	
			00004			+ TABLEZ	
			00005	*******			MAX TABLE LENGTH
	0000 001		00006	MCOUNT	EQU	20	MAX TABLE LENGTH TABLE2 ADDRESS
	0000 200		00007	TBL2	EQU	\$2000	MONITOR TRAP NO.
	0000 0000	A.	80000	MONITOR	EQU	10	MUNITUK THAP NO.
			00009				
	0000 100	0	00010++		ORG	\$1000	PROGRAM ADDRESS
			00011				LOAD TABLE 1 ADDRESS INTO A1
001000	2270 000	AS01 0	00012		MOVE.L		
001006	2470 000		00013		MOVE.L	#TBL2,12	LOAD TABLE2 ADDRESS INTO A2
001000	3230 001	4	00014		MOAE'M		
001010	4242		00015		CLR.W	D2	INITIALIZE D2(COUNTER)
001012	3619		00016	START	MOVE.W	(A1)+,D3	LOAD TABLE 1 INTO D3
001014	6700 000	u.	00017		BEQ	FINISH	IF DATA = O THEN END
001018	5242		00018		W.DOGA	#1,D2	COUNTER INCHEMENT
00101A	DTSA		00019		ADD.W	D3,(A2)+	ADD AND STORE TABLES
001010	5109 FFF	22	00020		DERA	D1,START	MAX COUNT CHECK
			00021				
001020	3302 000	0 1028	00022	FINISH	MOVE.W	D2, COUNT	STORE COUNT VALUE
001026	HEUL		00023		TRAP	PMONITOR	GO TO MONITOR ROUTINE
			00024				
001028	0000 0000	12	00025	COUNT	DS.W	1	
			00026				
00102A	0087 005	6 0108	00027	TBL1	DC.W	135,86,456	,8,2,127,87,54,0
	0008 000						
001036	0057 003	6 0000					
			00028		END		

図 11.4 ソース プログラムのアセンブル例

11.6 リロケータブルたプログラミング

これまで述べてきたプログラムは、ソースプログラムを記述するときにすでにアドレス が確定しているものと考えていた。しかし大きなシステムでは、プログラムをいくつかの 財位上分割して作っておき。これらを造当に組み合せて所望のプログラムを化る場合か多 い、この利点は、一般と機能解像でプログラムを分割するので、複数のプログラマが同時 に作業できること、デバッグや修正が容易であること、別のプログラムへの変更も単位プ ログラムの組合せを変えるだけで対応できること。などである。この場合ソース プログラ ムでは絶対アドレスを与えず、どこにでも配置できるようにしておくことが望ましい。こ のよりにすることをリロケータグタなプログラミングとよぶ。

リョアータブルだプログラムの分割の解じたセクションである。セクションには番号がつけられており。各セクションはアセンブラにより仮のアドレスかついたオブジェクトモシュールになる。そしてリンケージュディタで、先頭のアドレスと、セクションの番号を結合したい項に指定すると。機サイドレスの確定したロード モジュールが作成される。この様子を図 11.5 に示す。(a) はソースプログラムおよびこれをアセンブルしたオブジェクト モジュールにおけるセクションの並びを示している。セクション3のように1つのセクションがさらに分割されていてもよい、リンケージェブィタで、セクション1と2を2、10順に \$1000 番地から割り当て、セクション3、3、5、1、5、3、4 の順に \$4000 番地から割り当て、オンション、3、4、5、1、5、3、4 の順に \$4000 番地から割り当てるように指定する。するとロードモジュールは図の (b) のように、アドレス付

# 3 (A)	
# 5	\$ 1 000 - # 2
#3(B)	# 1
# 1	\$4000 #5
# 2	# a (A)
#3(C)	# 3 (B)
# 4	# 4

(a) リロケータブルオブジェクト(b) ロード モジュール(所、81000からセタション2と1を割当て84000からセタション2と1を割当て

図 11.5 メモリの割当て例,注) \$n はセクション番号

けされて作成される.

リョケータブルなブョグラムにするには新たなアセンブラ制御命令が必要である!、リ ョケータブルたセクションであることを宣言するには、ORG命令の代りに SCT あるい は SECTION 命令を用いる。またリョケータブルなセクションでは、ベースレジスタを發 髪してまきペースレジスを開始の方法で、アドレン州記をする。この場合まずUSING 命でどのアドレスレジスタをペースレジスタとするかをアセンブラに対し指定する。する とラベルを参照するアドレス形式は自動的にディスプレースメント付アドレスレジスタ 間接野点、あるいはインデックス付アドレスレジスタ間野形式に変換される。たお USING命令は、アセンブラ間耐命やでありレジスタに実際の値を入れる機能はない、ペ ースレジスタに値を設する命令は、一マが実行命令で記述しておかねばたらない、リロ ケータブルにするための命令はこのほかにもいくつかあるが、ここではまかない。

[†] 小排標なアセンブラではサポートしていたいものもある。

12 データ転送命令

データ転送命合は、メモリや68000の内部レジスタ間でデータを転送するのに用いられる。68000では、特に多くの種類のデータ転送命令を有していることが命令セットの特徴ともなっている。さらにバイト、ワード、ロングワードなどのオペランド・サイズと14種のアドレス形式を組入合せることにより、高速データ転送、大量データ転送など効率の良いデタ転送を実現できる。5章では各転送命令がとり得るオペランド・サイズとオペレーションの概要を示した。この章では、転送命令のうち、LINK、LINKに命令以外の命令とその主要な応用例について説明する、LINK、LINKに命令は15章で述べる。

12.1 データ転送命令

a. MOVE (Move Data) 命令! MOVE 命令はデータ転送命令のなかで最も基本的な命令立る。この命令は、バイト (B)、ワード (W)、ロンダ ワード (L) のデータを図12.1 のようにスキリ、レジスタ同で転送する。このようにスキリ、レジスタの任意の単合。であるがよネリ、レジスタの任意の単っとの下ドレス形式を独立に、かつ任意に指定できることが大きな特徴となっている。MOVE 命令ではデータ転送時にデータの正、負、0を判定して、その結果をコンディション コード レジスタの N、Z の名フラグに反映させる。一方、V、C の名フラグに、リ

データ レジスタからメモリへのデータ転送のための命令の使用例を以下に示す。

セットされる. X (Extend) フラグは影響を受けない.

[†] MOVE ⟨ea 1⟩, ⟨ea 2⟩ ⟨ea 1⟩----⟨ea 2⟩

_						
		デスティネーション				
		, e y	デ ー タ レジスタ	アドレス レジスタ	コンディション コード レジスタ	ステータス レジスタ
	メモリ	B W	B W	W L	w	W
		L	L	(MOVEA)	(MOVE to)	(MOVE to)
	データレジスタ	B W	B W	W L	W	W
2		L	L	(MOVEA)	(MOVE to)	(MOVE to)
1	アドレス レジスタ	B W L	B W L	W* L (MOVEA)		
	イミディエイトデータ	B W	B W	W L	w	W
z	,-,	L	L	(MOVEA)	(MOVE to)	(MOVE to)
	コンディション コード レジスタ					
	ステータス レジスタ	W (MOVE from)	W (MOVE_from)			

B: N11. W: 7-F. L: #207-F

図 12.1 データ転送命令のソースとデスティネーション

MOVE .B D 0, D 1 MOVE .L D 2, ADDR MOVE .W D 3, (A 1)+ D0 の内容の最下位パイトを D1 へ転送する D2 の内容を ADDR 番地へ転送する D3 の内容を A1 で指定されたメモリの番地へ

ここで ADDR と記述されたラベルには、あらかじめメモリ番地を与えておき、アドレス レジスタ A1 にも、あらかじめメモリ番地がセットされているとする。

転送し, その後 A1 を +2 する

b. MOVEA (Move Address) 命令[†] この命令はアドレスデータの転送に用いられ るため、転送のデスティネーションはつねにアドレス レジスタとなる。転送データのサイ ズは、ワード、ロンダ ワードのみである。 条フラグは影響を受けたい

MOVEA 命令の機械語は、 MOVE 命令に おいて デスティネーション オベランドをアド レス レジスタに指定したときのものと同じである. このため MOVE 命令でデスティネー


[†] MOVEA (ea), An (ea)—→An

154 12. データ転送命令

ション オペランドにアドレス レジスタを指定すると, アセンプラにおいて MOVEA 命令に 自動的に置き換る. なおデータ サイズがワードの場合はデータの符号拡張が行われる. 本命令の例として、サブルーチンジャンプ時のレジスタの退避処理を次に示す。

JSR SUBR サブルーチン SUBR へ分岐する SUBR MOVEA.L A O, SAVE A0 の内容を SAVE 番地へ退避する MOVEA . L SAVE, A O SAVE 番地より A0 の値を回復する サブルーチンからの復帰

MOVE 命令と MOVEA 命令におけるデータ転送の様子をまとめて 図12.2 に示す。 (1) はアドレス レジスタで指定されたメモリ上の 32 ビットのデータをデータ レジスタに転送 する場合である。ADDR i 番地のデータはデータ レジスタの上位ワードへ、ADDR i+2 番地のデータは下位ワードに移される. (2) はメモリ間のデータ転送の場合でアドレス レジスタを2個使って任意のメモリ間のデータ転送が行える. (3) はアドレス レジスタ



へのデータ転送の場合(MOVEA 命令)で、 32 ビット データに符号 が拡張されていることに注意されたい。

c. MOVEM (Move Multiple Registers) 会争! MOVEM 合金に、図12.3 に示されるように、命令語の第2 ワードで指定されるレジスタ リストに 10 下の実効 アドレスを用いて、レジスタ とメモリ間のデータ転送を行う、図 12.3 のレジスタ リスト 上の合てットの "1" 指定により選択された データ レジスタ および アドレス レジスタ と、実効 アドレスを 先頭 アドレスと したメモリ との間でデータ 転送が行われる。 レジスタ リスト 上の各 ビットで選択できるレジスタ は、図 12.3 で示す ように メモリの アドレ 天更新 方向によって異なるので注意が必要である。これについては 接近する。この命令では、オペランドサイズとして アイズをフード、および アンドサイズ として タードと オンスタード、および アンドサイズとして の

命令コーディング例 MOVEM (A6),A4/A5/D5-D7 または MOVEM (A6)+,A4/A5/D5-D7	命令コーディング例 MOVEM -(A6),A4/A5/D5-D7
会令語第1ワード (本)	命令語第17つド (2) (2) (2) (2) (2) (3) (4) (4) (4) (4) (4) (4) (4) (4) (4) (4
実行前の 実効アドレス	実行後の 実効アドレス

図 12.3 MOVEM 命令とレジスタ リスト

^{†1} MOVEM 〈レジスタ リスト〉、〈ea〉 レジスタ リストで指定されたレジスタ ──〈ea〉 MOVEM 〈ea〉、 (bā) → レジスタ リストで指定されたレジスタ 「cā) → レジスタ リストで指定されたレジスタ 「cā) → レジスタ リストで指定されたレジスタ に (次ページ) 一般の MOVE 命令では、オペランド長がワードのときには データレジスタは符号 拡張されたいので注意されたい。

ードを指定しデスティネーションにデータ レジスタを指定した場合。 データ レジスタには 32 ビットに符号拡張されたデータが転送される $\tau(\phi \sim 0)$.

MOVEM 命令は、アドレス形式により、その動作形態が若干異なるので、それらについて以下に説明する。

(i) アドレスレジスタ間様、ティスプレースメント付/インテックス付アドレスレジスタ間様および長/短徳分アドレス形式 図12.3に示すように、レジスタデータの転送の10.01, 10.01,

アドレス レジスタ間接、ディスプレースメント付アドレス レジスタ間接の各アドレス 形式を用いてメモリからレジスタへの転送を行う場合、および実効アドレスを指定しているアドレス レジスタ自身にメモリからデータを転送した場合について説明する。68000では MOVEM 命令実行開始時に、上記アドレス レジスタの内容を内部の一場記憶用の特別なレジスタに移しておき、この一時記憶レジスタを用いて実効アドレス計算を行っている。したがって実効アドレスを指定しているアドレス レジスタへのデータ 転送も矛盾な く行われる。

- (前) ティスプレースメント付/インテックス付プログラムカウンタ相対アドレス形式 レジスタおよびメモリのデータ転送の順行は(i)と同じである。しかしデータ転送の方 向は、「メモリからレジスタへ」の転送のみ可能である、実効アドレス を記憶しているア ドレス レジスタ (本命令ではデータ レジスタも含まれる)に、メモリよりのデータを書 き込む場合は、(i)と同じ理由で正常にデータ駆送が行われる。
- (iii) ブリテクリメント アドレスレジスタ間接アドレス形式 このアドレス形式で は、前記の場合とは速に、レジスタデータの転送社 A7、A6、小、A0、D7、D6、小、D0 の 順序である。メモリ データの転送社指定された実効アドレスからワードの場合は2、ロン ヴ ワードの場合は4 を滅じたアドレスを全頭としてアドレスが減少する順序で行われる。 転送方向は、「レジスタからメモリへ」のみが可能である。命令実行完了時の実効アドレ ス用のアドレスレジスタには、最後にデータを書き込んだメモリ書地が残っている。
- (iv) ポストインクリメント アドレス レジスタ間接アドレス形式 データ転送が行われていくにつれて、実効アドレスが増加していくのは(i) と同様であるが、データ転送の方向は、「メモリからレジスタへ」のみが可能である。

このアドレス形式を用いて, 実効アドレスを記憶しているアドレス レジスタヘメモリか

らデータを転送すると、命令実行終了時には最後に読み出したメモリ アドレスに 2 を加えたアドレス (ロング ワードのときは 4 を加えたアドレス) が書き込まれる.

MOVEM 命令の使用例を以下に示す。

[割1] メモリの \$1000 番始から。 8バイトのデータを、図12.4 のようド DO、D3、AO、AI の名レジスタへ 1 ワードずつ転送する、ただし AO は実 増か F レンを定めるアドレス レジス タとして用いる。 MOVEM 命令実行後 だ名シジスタに転送されたデータは符 労拡張されたものとなっている。 MOVEA L. # \$1000, AO MOVEM W(AO), DO, O3 後




図 12.4 MOVE 命令実行例

[例2] ポストインクリメント付レジスタ間接アドレス形式を用いると、アドレスレジスタ AOには、命令実行の途中で一旦、\$FFFFAOA1の値が記憶されるが、命令終 了時には、最終字効アドレス \$00001008 が影情される。

MOVEA .L. #\$ 1000 . A 0

ORG

DC: I

DC I

MOVEM.W (A0)+,D0/D3/A0-A1
ORG \$1000

/A 0 - A 1

\$1000

\$80819091

\$AOA1BOB1

DC .L \$80819091 DC .L \$A0A1B0B1

データ転送後のレジスタには以下の値がセットされる。

(D0)=\$FFFF8081

(D3)=\$FFFF9091

(A0)=\$06001008


(A1)=\$FFFFB0B1

d. MOVEP (Move Peripheral Data) 命令[†] MOVEP 命令は、データ レジスタとメ モリの間で、バイト単位でデータ転送を行う。指定できるオペランド サイズはワードおよ

[†] MOVEP Dx, d(Ay) データ レジスタ Dx─→d(Ay) MOVEP d(Ay), Dx d(Ay) の内容→データ レジスタ Dx

びロング ワードであるので、バイト データを数回に分けて転送する。 すなわち、ワード の場合は2回、ロング ワードの場合は4回である。

MOVEP 命令におけるメモリ実効アドレスはディスプレースメント付アドレス レジスタ 間接形式のみ指定できる。データ転送は、データ レジスタに対しては上位バイトから順 に、メモリに対しては上記アドレス形式で指定される先頭アドレスからる 帯地ずつ増加す るような順序で行われる。本命令ではバイト データの転送を行うために、オペランド ヤ イズがワードおよびロング ワードであるにもかかわらず、メモリのデータ転送開始アドレ スは、奇数および偶数のいずれでもよい、本命令は8800の周辺 ISI のような B ヒット デ



(a) 偶数アドレスの場合



(b) 対数アトレスの場合 図 12.5 MOVEP 命令実行例

ータバスに接続されるデバイスとのデータ転送に有効である。

図12.5 に示すように、メモリのアドレス 指定が、個数と奇数の場合のプログラム例 を以下に示す。

(i) 偶数アドレスの場合(図12.5(a)) この例では実効アドレスの先頭は \$1000 番地である。メモリの偶数アドレスの内容 (各ワードの上位バイト)が 4 回に分けて、 データレジスタ DO の 32 ビットに転送さ れる。なおオペランドサイズがワードの場

合は、\$1000 と\$1002 番地の 2 バイトが D 0 の下位に格納される。

MOVEA .L #\$1000, A0 MOVEP .L 0(A0), D0

(4) 育数アドレスの発信(図12.5 (b)) この例では実効アドレスの発明は\$1001 番地である。メモリの音数番地の内容(各ワーパの下位パイト)が4回に分けて、データ レジスタ DO の32 ビットに転送される。なおオペランドサイズがワードの場合は、\$1001 と\$1003 番地の2 イイトが DO の下位ワードに格給される。

MOVEA .L #\$1000, A0 MOVEP .L 1 (A0) . D0

e. MOVEQ (Move Quick) 命令! MOVEQ 命令は、図12.6 に示すようにオペレーションワードのなかに含まれる8ビットのイミディエイト データを データ レジスタへ転

[†] MOVEQ *
*/データ>, Dn */データ>→Dn



送するものである。このとき 32 ビットに符号拡張してデータ レジスタへ転送する。 イミディエイト データは符号付の 8 ビット データとして表現されるため。 10 進数では -128 ~+127 の範囲の値をとり得る。

MOVE および MOVEQ のイミディエイト アドレス形式の実行の比較を以下に示す。なお *はこの命令によって値が変化しない部分を示す。

アセンブラでは、MOVE、L命令でイミディエイト値が -128~127 の範囲であると、MOVE、L命令の代りに MOVEQ 命令のオペレーション コードを割り当てる。 すなわち今 述べた例では4番目と最後の命令の転送データは等しい、MOVE、L命令と MOVE負命令を 比較すると、バイト数、実行サイタル数がそれぞれ、6 パイトと 12 クロック サイタル、2 パイトと 12 クロック サイタルであるため、MOVEQ 命令の方がパイト数、サイタル数と に木育であることがわかる。 なお MOVEQ 命令は MOVE 命令と同様、コンディションコード 1023.4 日報報を赴るる。

- f. LEA (Load Effective Address) 命令! LEA は、ソース オペランドの実効アド レス酸と計算してその結果を デスティネーション オペランドで指定されるアドレス レジ メタにセットするものである。 デスティネーションのアドレス レジスタの 33 ビットはす べて影響を受ける。次に命令の使用例 (1)、(2)、(3) を示す。
- (1) 本命令の先頭アドレスから 16 パイト増加したアドレス 値を A0 にセットする. なお、この命令自身が4 パイト長である.

LEA *+\$10,A0

(2) A1の内容に+2して、A1に再格納する.

LEA 2(A1), A1

[†] LEA ⟨ea⟩, An ea で表されるアドレス──An

- 160 12. データ転送命令
- (3) 16 准の 1000 番地をアドレス レジスタ A3 にセットする. LEA \$ 1000 . A 3
- g. PEA (Push Effective Address) 命令[†] PEA 命令は、デスティネーションオペ ランドの実効アドレスを計算して求め、その結果をシステム スタックに格納する。 転送さ れるアドレス データは必ずロング ワードである。例を次に示す。
 - (1) アドレス レジスタ A5 の内容をスタックに退避する。

PEA (A5)

- (2) アドレス レジスタ A6 の内容を +2 して、スタックに退避する。 PEA 2(A6)
- (3) 16 准の 1000 番地をアドレス データとしてスタックに退器する。

PEA \$ 1000

- h. EXG (Exchange Registers) 命令^{†2} EXG 命令は、次のように 2 つのレジスタ間 で、その内容を相互に交換する。
 - (1) データ レジスタ 一データ レジスタ (図12.7 参照)
 - (2) アドレス レジスターアドレス レジスタ
 - (3) データ レジスタ 一アドレス レジスタ

本命令のオペランド サイズは ロング ワードのみ データ レジスタ -Dn である. 2 つのレジスタ間で内容の交換を行う場合、本命

図 12.7 EXG 命令 (レジスタ間の データ交換を行う)

令を用いると、命令バイト数、処理時間、一時記憶 領域が不要などの雨から右利とかる。 SWAP (Swap Register Halves) 命令^{†2} SWAP 命令は図12.8に示すように。

指定されたデータ レジスタの上位ワード (16 ビット) と下位ワード (16 ビット) の内容を入れ替える。コン ディション コード レジスタは MOVE 命令と同様に演 算結果によって影響を受ける。 割算を例として SWAP 命令の使い方を次に示す。



図 12.8 SWAP 命令(同一レジ スタ内の上位ワードと下位ワード のデータ交換を行う)

DIVS 命令を実行すると、 データ レジスタの下位ワ †1 PEA (ea) ea で表されるアドレス----システム スタック

¹² EXG Rx. Rv Rx と Ry の内容を交換する。

t3 SWAP Dn Dn の上位ワードと下位ワードを入れ替える。

ードに商、上位ワードに余りが格納される。これを分離して別のメモリ番地(商のアドレス=QUONT、余りのアドレス=RMNDR)へ移す。

MOVEQ # -13, D 2 (D2) = -13DIVS # 5, D 2 $-13 \div 5$

MOVE .W D 2, QUONT 商を QUONT へ格納する

 SWAP
 D2
 D2 の上位,下位ワードの入替えを行う

 MOVE.W
 D2.RMNDR
 余りをRMNDRへ格納する

12.2 データ転送命令の応用例

12.2.1 単純なデータ転送

ここでは単純なデータ転送の例を示す。オペランドサイズとしてバイト、ワード、ロン グワードのものを使用した。また、アドレン形式としては、データレジスタ直接形式。 アドレスレジスタ直接形式。アドレスレジスタ周接形式。ディスプレースメント付/イン デックス付アドレスレジスタの開接形式。 イミディエイト データ形式を適宜組み合せた。 データレジスタ。アドレスレジスタ。メモリの間で、種々のサイズのデータを、いろいろ なアドレス料をを使用して転送している。

ORG	\$1000	開始アドレス=\$1000	
MOVE .B	DATA 1, DO	\$04→D0	
MOVE .W	DATA 2, D1	\$ 1020→D 1	
MOVE .L	DATA3,D2	\$ 30405060→D 2	
MOVEA .W	#\$10FF,A0	$000010 FF \rightarrow A0$	
MOVE .B	D0,(A0)	\$ 04→\$ 10 FF 番地	
MOVE .W	D1,1(A0)	\$10→\$1100 番地	
		\$20→\$1101 番地	
MOVE .L	D2,-1(A0,D0)	\$30→\$1102 番地	
		\$40→\$1103 番地	
		\$50→\$1104番地	
		\$60→\$1105 番地	
DC .B	\$4	DATA1 の定数定義	
DC .W	\$1020	DATA2 の定数定義	
DC .L	\$30405060	DATA3 の定数定義	

DATA 3 DC. 12.2.2 ブロック転送

DATA 1

まとまった量のデータ転送をブロック転送とよぶことが多い。 68000 では 16 M バイト までのブロック転送を数命令で実行できる。しかし実際には、大量のデータを転送する場 合には、より高速転送のできるダイレクト メモリ アクセス法 (DMA) を利用する場合が 多い、したがって命令によるブロック転送は、比較的少量のデータ転送に適している。以 下にブロック転送するグラムの側を示す

10, 7,	400000000000000000000000000000000000000	> bar 14. 2 .	
	MOVEA .L	SPOINT, A 0	ソースのポインタを設定する
	MOVEA .L	DPOINT, A 1	デスティネーションボインタを設定
			する
	MOVE .L	COUNT, DO	転送語数を設定する
LOOP	MOVE . W	(A0)+, (A1)+	データ転送を行う
	DBRA	DO,LOOP	D0 を1減ずる. 結果が -1 でない
			と LOOP へ分岐する
SPOIN	IT DC .L	\$10000	ソース ポインタのスタート アドレ
			Х
DPOIN	IT DC .L	\$20000	デスティネーション ポインタのス
			タート アドレス
COUN	T DC .L	1000	転送語数

この何では、\$10000 番地から始まる1001 語のデータ ブロータを、\$20000 番地から始まる1001 語のデータ ブロータを、\$20000 番地から始まる1001 語のデータ ブロータを、\$20000 番地から始まる1000 である。また、1 ワードの転送時間は23 クロック サイタである。 68000 のクロック周波数をより、1 フードの転送時間は23 クロック サイタルである。 68000 のクロック周波数を多数HIA とした場合、このワード転送に要する時間は2,875 ju となる。なお、転送語数が偶数フードの場合には前の何の LOOE とうべん付けされたMOVE 命令のペランド サイズをロンダフードにひると、プロ・東北部とかった。

12.2.3 プログラム スタック (Program STACK)

68000 には、2章で述べたように、システムスタックとしてスーパパイザシステムスタックとユーザンステムスタックがある。これらのスタック ポインタとして、アドレスレジスタ A7 を削り当てている。 本節ではこのようなシステム スタックではなく、プログラムの中心必要に応じて作ることができるプログラムスタックの構成について説明する。 ブログラムスタックを実現するためには、アドレスレジスタ A0 から A6 の7本のアドレス レジスタのうちの1つを使用してポストインクリメント、あるいはブリデクリメントアドレスレジスタ間接のアドレス形式を作うデータ転送命令を用いる。4 セリ番地が減少する方向にプログラム スタックを構成する場合、フッシュ(データの格的)としてブリブタリメントアドレスレジスタ間接形式の MVE 命令を、ポップ(データの格的)としてブリブタリメントアドレスレジスタ間接形式の MVE 命令を、ポップ(データの再読出し)にはポストインクリメントアドレスレジスタ間接形式の MVE 命令を加いる。逆にポストインクリメントアドレスレジスタ間接形式の MVE 命令を加いる。逆に




図 12.9 スタック操作上の注意

モリ番地が増加する方向にプログラム スタックを構成する場合には MOVE 命令の アドレ ス形式としてブッシュにはポストインクリメント間接を、ポップにはブリデクリメント間 締を用いる。

この操作を図12.9を用いて、以下に説明する。

- (1) ブリデクリメント アドレス レジスタ間接形式の MOVE 命令において、68000 は アドレス レジスタを α の値だけ デクリメントした後で、そのレジスタをスタックのポイン タとして用いる。したがって アドレス レジスタ に はスタックの先頭番地 α の値を初期 欧定しておく必要がある。ここで α はオペランド サイズがはバイトのとき 1、ワードの とき 2。 α ング ワードのとき 4 である。
- (2) ポストインクリメントアドレスレジスタ間接形式の場合、68000 はアドレスレジスタをプログラムスタックのポインタとして用いた後、インクリメントする。したがって命令実行後、レジスタの値には、α (α の値は(1) と同様) が加算される。
- (3) バイト データとワード データ (ロング ワード データも含む) とをプログラム スタック内に現在させて記憶する場合には、後にプログラムスタックからそのデータを再 び読み出すさぎに配列間りを起さないように、プログラム作成上の注意が必要である。す なわち、オペランド サイズがワードやロング ワードの場合には、実効アドレスが常に個 数になるようにしなければアドレス エラーが生ずる。 したがってバイト データを扱う場 合には、ダミーのバイト データを本案のバイト データに付加し、ワード データのように して扱うような配慮も必要となる。

次にスタック形記憶の例として以下に数値計算の一方法を示す。

 $X=A+B\times(C+D)$

これを逆ボーランド記法を用いて書き換えると次のようになる。 $X=ABCD+\times+$ メモリ番地が小さくなる方向に構成されたプログラム スタックを用いて、上式を実行するプログラムを作成すると次のようにたる。

MOVEA .L スタック ポインタ A0 を初期設定する #STKP+2.A0 MOVE, W INPUT , - (A 0) A をプログラム スタックに絡納する MOVE W INPUT -(AO) B をプログラム スタックに格納する INPUT, -(A0) MOVE . W C をプログラム スタックに格納する MOVE . W INPUT DO DをD0に格納する ADD . W (A0) + D0C+D

MULS .W (A 0) + , D 0 B(C+D)
ADD .W (A 0) + , D 0 A+B(C+D)

この例では、外部入力装置(INPUT 番地に割り付けられている)から16 ビットのデータを開放入力する。68000の入力動作に同期して外部入力機器は680000への出力動作をしていると仮定している。このブログラムでは数値の入力制にフログラムスタックでこれを記憶していくため、データレジスタを用いたいですむことや、アドレス形式に A.0 修 修を用いているので命令がイト数が少なくなるなどの特徴をもつ。68000 はスタックに対して傾っ演算を行まるため、いかゆるスタックマンと同様の機能が採用できる

12.2.4 + a - (OUEUE)

キューはスタックと同様に、アドレスを示すポインタを更新しながらデータを格納した り読み出したりするものである。しかしスタックが、あとから格納したデータから順に読 み出す(Clast-in-First-out-EIFO)のに対してキューではさきに格納したデータから順に 読み出す(First-in-First-out-EIFO)ことが特徴となっている。このようにキューでは 務的した順序と同じ順序でデータを読み出すため、データ格納用ポインタとデータ設出し 用ポインタの対が必要である。このように、プログラムでキューを観定するために、AO から AG までのアドレス レジスタのうち 2 本を使用する。メモリ番地が増加する方向に キューを構成する場合には、データ格納とデータ説出しを行う MOVE 命令のアドレス形 式として、実にポストイノクリメント アドレス レジスタ間接形式を用いる、逆にメモリ 番地が減少する方向にキューを構成する場合には、共にプリデクリメント アドレス レジ スタ間部のアアドレス サンスを開始のアドレスト

スタックは LIFO であるのでデータ格納とデータ説出しの頻度が同じ程度ならスタック 領域に大きな増減はない。しかしキューは FIFO のため、データ格納が続くときキュー領 域はそれに応じて増加し続ける。これを防ぐためには、次のようなキューの操作をプログ ラムで工夫する必要がある。プログラムでキューの容量を指定して、データ格納用ポインタの内容がこの指定値を超えたら、データ格納用ポインタを初期値(キューの格納開始番地)に再設定する。同様に、データ説出しポインタの内容がキュー等量指定値を超えたら初期設定を行う。このようなデータ格納用ポインタとデータ説出し用ポインタを初期値に再設定したがら用いるキューを循環パッファとよぶ、循環・ファンを構成する場合、データ格納用ポインタの内容と常として、いわゆるオーパランが生じたいようなプログラム上で注意が必要である。

13 算術論理演算命令

この章では、各算箱論理演算命令についてその機能を説明する。各命令のソース オペラ ンドおよびデスティネーシッオペランドに許されるアドレス形式については、付極の妻 を参照されたい、また各命令のコンディションコードの変化については6章を参照され たい、さらにオペランドサイズに関しては通常の命令ではパイト,ワード,ロングワー ドの3種類が使用可能である。特に創版がある場合のA原則を加える。

13.1 算術演算命令

算術演算命令には加算, 減算, 乗算, 除算のほか補数, 比較, テスト, エクステンド, クリア命令がある. 以下各命令毎に説明する.

13.1.1 加 算 命 令

加算命令には ADD, ADDA, ADDI, ADDQ, ADDX 命令の5 種の命令がある。この5 も ADDX は多倍精度加算命令であり、13.1.4 項で説明する。

a. ADD (Add Binary)命令[†] この命令はデータの加算に使用する命令であり、デスティネーション オペランドの内容にソース オペランドの内容を加算し、 結果をデスティネーションに格約する。

デスティネーション オペランドにアドレス レジスタを指定すると、命令の機能がコン ディション コードの変化も含めて ADDA 命令に一致する。

[†] ADD $\langle ea \rangle$, Dn $Dn + \langle ea \rangle \longrightarrow Dn$ ADD Dn, $\langle ea \rangle$ $\langle ea \rangle + Dn \longrightarrow \langle ea \rangle$

b. ADDA(Add Address)命令¹¹ この命令はアドレスデータの加算に使用する命 令である。デスティネーション オペランドで指定したアドレス レジスタ An にソース オ ペランドの内容を加算し、結果をアドレス レジスタ An に格納する。 オペランド サイズ はワードおよびロング ワードに削限されておりパイトは指定できない、ワード長の演算が 指定された場合にはソース オペランドの 符号ビット (ビット 16) を拡張して ロングワー ドデータとして加算を行う。

ADDA 命令はアドレス データを加算するための命令なので、 コンディション コードは 変化しない。

- c. ADDI (Add Immediate) 命令¹ この命令はデスティネーション オペランドの 内容にイドディエイト データを加算し、概要をデスティネーションに格納する命令である。オプジェクトコードではイドディエイト データが命令ワードの次に付加される。 デスティネーション オペランドにアドレス レジスタを指定することはできない。 アドレス レジスタにイドディエイト データを加算するには ADDA 命令を用いる。
- d. ADDQ (Add Quick) 命令¹¹ この命令は ADDI 命令と同様に イミディニイト データの加算をする命令であり、データに対する加算とアドレス データに対する加算のども らにも使うことができる、イミディニイト データの範囲は 1 から 8 までに限定されている が、この範囲のデータなら ADDI 命令より ADDQ 命令のほうが命令バイト数が少なく、命令契約制が短い、たとえばデータ レジスタへ加算する場合の命令バイト数と命令クロック サイクル教 を比較すると次のようになる。

		命令長	実行時間
ADDQ .W	#2,D0	2パイト	4クロック サイクル
ADDI .W	\$2,D0	4パイト	8クロック サイクル

クイック命令ではイミディエイト データが命令ワード中の3 ビットで示されるために 命令バイト数が少ない、またイミディエイト命令と異なりイミディエイト データを読み出 すサイクルが不要なため実行時間が短い。

オペランド サイズはアドレス レジスタを使うときにのみワードまたはロング ワードに 制限される。

^{†1} ADDA $\langle ea \rangle$, An $An + \langle ea \rangle \longrightarrow An$ †2 ADDI $\sharp \langle \mathcal{F} - \mathcal{F} \rangle$, $\langle ea \rangle$ $\langle ea \rangle + \sharp \langle \mathcal{F} - \mathcal{F} \rangle \longrightarrow \langle ea \rangle$ †3 ADDO $\sharp \langle \mathcal{F} - \mathcal{F} \rangle$, $\langle ea \rangle$ $\langle ea \rangle + \sharp \langle \mathcal{F} - \mathcal{F} \rangle \longrightarrow \langle ea \rangle$

13.1.2 波 算 命 令

減算命令には SUB, SUBA, SUBI, SUBO, SUBX 命令の 5 種の命令がある。これらの命 令のアドレス形式、 コンディション コード、オペランド サイズは、それぞれ対応する加 算命令の場合と一致する.

たお SUBX 命令は 13.1.4 項で説明する.

a. SUB (Subtract Binary) 命令^{†1} この命令はデータの減算に使用する命令であ る。デスティネーション オペランドの内容からソース オペランドの内容を被算1... 結果 をデスティネーションに格納する.

デスティネーション オペランドにアドレス レジスタを 指定すると命令の機能がコンデ ィション コードの変化も含めて SUBA 命令に一致する.

SUB 命令を実行すると、演算結果によりコンディションコードが設定される。C フラグ はボローが発生するとセットされ、それ以外のときはクリアされる。他のフラグの変化は ADD 命令と等しい。

b. SUBA (Subtract Address) 命令^{†1} この命令はアドレス データに対する滅算に 使用する命令である。 デスティネーション オペランド で指定したアドレス レジスタ An の内容からソース オペランドの内容を被算し、結果をアドレス レジスタ An に絡納する オペランドサイズはワードおよびロングワードに制限されておりバイトは指定できない。 ワード長の演算が指定された場合にはソース オペランドの 符号 ビット (ビット16) か拡 張してロング ワード データとして減算を行う。

SUBA 命令ではコンディションコードは変化しない。

e. SUBI (Subtract Immediate) 命令^{†3} この命令はデスティネーション オペラン ドの内容からイミディエイトデータを被算し、結果をデスティネーションに格納する命令 である。オブジェクトコードではイミディエイトデータが命令ワードの次に付加される。 デスティネーション オペランドにアドレス レジスタを指定することはできたい。 アドレ ス レジスタからイミディエイト データを減算するには SUBA 命令を用いる。

d. SUBQ (Subtract Quick) 命令 この命令は SUBI 命令と同様にイミディエイト

†1	SUB	(ea), Dn	$D_n - \langle e_a \rangle \longrightarrow D_n$
	SUB	Dn, (ea)	$\langle ea \rangle - Dn \longrightarrow \langle ea \rangle$
†2	SUBA	(ea), An	$An - \langle ea \rangle \longrightarrow An$
†3	SUBI	〈データ〉, 〈ea〉	⟨ea⟩-\$⟨デ-۶⟩ → ⟨ea⟩
14	SUBQ	〈データ〉, 〈ea〉	⟨ea⟩-#⟨デ-ダ⟩ → ⟨ea⟩

データを減算する命令であり、データに対する減算とアドレスデータに対する減算のども おに、後覚っこができる。イミディエイトデータの範囲は1から8までに限定されている が、この範囲のデータなら SUBI 命令より SUBQ 命令のほうが命令バイト数が少なく、命 今安行実限が短い、アドレスレジスタを使うときオペランドサイズはワードまたはロン グワードに制限される。

13.1.3 補 数 命 令

補数命令には NEG, NEGX 命令の 2 種の命令がある。 NEGX 命令は次の多倍精度演算の 項で説明する。

NEG (Negate Binary) 命令¹¹ この命令はデスティネーション オベランドの内容を ゼロから減算し、デスティネーションへ格納する命令である。

コンディション コードの設定は SUB 命令と同様に行われる。

13.1.4 多倍精度演算命令

68000 ではデータ レジスタが32 ビット長であるので、33 ビット以上のデータを表すに は、いくつかのレジスタまたはメモリを使ってデータを表すことになる。この多倍精度の 演算を行うための命令が ADDX、SUBX、NEGX である。

a. ADOX (Add Multi-precision) 会會¹ この命令はアスティネーション オペランドの内容と X フラクを加算してアスティネーションへ格給する合命である。 脚性に示すようにデータ レジスタ間の加算およびメモリ間(プリデクリメント アドレス レジスタ間接待式で指定) の加算ができる。

多倍精度加算の原理を図13.1 に示す。 下位の桁どうしから加算を始め、上位の桁への キャリ4は、 その有無を X フラグ¹(&ベージ) に記憶しておき、上位桁の加算のときに X



^{†1} NEG $\langle ea \rangle$ $0 - \langle ea \rangle \longrightarrow \langle ea \rangle$

^{†2} ADDX Dy, Dx $Dx+Dy+X \ 7 \ \overline{9} \ \mathcal{I} \longrightarrow Dx$ ADDX -(Ay), -(Ax) $(Ax)+(Ay)+X \ 7 \ \overline{9} \ \mathcal{I} \longrightarrow (Ax)$

フラグの内容も含めて加算することにより実現する.

コンディション コードは Z フラグを除いて通常の ADD 命令と同様に変化する¹². Z フ ラグは演算結果が非ゼロの場合クリアされ、ゼロの場合は変化しない、この機能を使えば 多倍精度数全体の演算結果がゼロであるかないかの判定に Z フラグを使うことができる。 この方法を図13.2に示す。まず多倍精度演算ループに入る前に Z フラグを立てておく。

もし演算ループの途中で演算結果が 非ゼロになると、 スフラグがクリア 、ゼロでも変化しない ↓非ゼロ されるので、ループを抜けたときに 0 - 0 - 1 多倍精度数がゼロでないことがわか 多倍精度数全体がゼロでないことを示す る。また演算ループの途中の演算結 0-----0 果がすべてゼロのときには、7.フラ 1 - 1 - 1 - 11 グが立ったままでループを抜けるの 多倍精度数全体がゼロであることを示す で、多倍錯度数がゼロであることが 図 13.2 多倍精度消算での Z フラグの使い方 わかる

次に多倍精度加算のプログラム例を示す。 図13.2に示すように2つの4ワード長デー タがそれぞれメモリに格納されている。 アドレス レジスタ A0 および A1 が各先頭アド レスを指して示しているものとする。 プログラムではまず A.O. A.1 の値を 8 増して下位 桁を指し示すようにする。4 ワードの加算ができるようにループ カウンタ用のデータ レジ スタ D0 に3をセットする、MOVE #\$ 04、CCR 命令でスフラグをセットし他のフラグ をクリアする。次に加算ループに入るが、このループは X フラグに変化を与えない DBRA 命令を用いて作る.

下位桁の ボインタ アドレスをセット ADDQ .L #8,A0 する. ADDO .L #8.A1 MOVEO .L #3.D0 ループ カウンタ セット MOVE #\$ 04 . CCR X フラグ クリア

1.01 ADDX -(A0) - (A1)拡張加算 DBRA D0,L01

このループを抜けたとき、X.Z.N.Vの各フラグはそれぞれ、 多倍精度数全体に対す *1 (前ページ) 多倍精度消算命令では桁上げ情報を X フラグに記憶させている。 このため 多倍精 時流算ループでは ループ中の他の命令が X フラグを変化させてはいけない。 DBcc 命令や CLR 命 令などは、X フラグを変化させないため、 ループの中に含めてよい、C フラグは多くの命令で変化 するため桁上げ情報の保持には適さない。

^{†2 6} 章叁照

ードデータへ変換する命令である。 こ

スキュリィ、ゼロ、台、オーパフローを示している。

 b. SUBX (Subtract Multi-precision) 命令^{†1} この命令は、デスティネーションオ ベランドの内容からソースオペランドの内容と X フラグを減算して、デスティネーション に格納する命令である。データレジスタ間の減算およびメモリ間の減算ができる。

多倍精度数の減算は、下位の桁からのボローを X フラグに記憶しておき、次の桁の減 算で X フラグを含めて減算するとにより実現される.

e. NEGX (Negate Multi-precision) 命令^{†2} この命令は、0からデスティネーショ シャベランドの内容と X フラグの内容 を 減算して、デスティネーションへ格納する命令 である。この命令を使って多倍精度数全体の補数をとることができる。コンディションコ Fit SUBX 命令と同様な変化をする。

13.1.5 クリア命令

CIR (Clear Operand) 命令^{†1} この命令は、デスティネーション オペランドの全 ビットをゼロにクリアする命令である。 コンディション コードに関しては、X フラグが 変化せず、Zフラグがセットされ、他のフラグはクリアされる。

13 1 6 符号拡張命令

†1 SUBX Dv. Dx

EXT (Extend) 命令** データ レジスタの符号ビットにあたるビットを上位方向にコ ピーすることにより、バイトデータをワード データへ、 またはワード データをロングワ



ビット 15 を 16~31 ビットに拡張する. コンディション コードの X フラグは変化せず, V フラグ、C フラグはゼロに リセットされ、N フラグ、Z フラグは演算結果によりセッ トされる. $D_{X}-D_{Y}-X \not = \emptyset \longrightarrow D_{X}$

	SUBX	-(Av), -(Ax)	(A_X) $-(A_Y)$ $-X$ $\nearrow \nearrow \nearrow \longrightarrow (A_X)$
1	2 NEGX	(ea)	$0-\langle ea \rangle - X \supset \mathcal{I} \longrightarrow \langle ea \rangle$
1	3 CLR	(ea)	0 ⟨ea⟩
- 1	4 EXT	Dn	ワードのとき $7 ビット目 \longrightarrow 8\sim15 ビット$
			ロングロードの b き 15 ビー b 日 → 16 × 21 ビー

13.1.7 テスト命令

TST (Test) 命令[†] この命令は、デスティネーションオペランドが色であるかゼロ であるかをコンディション コードのNフラグまたはZフラグへセットする命令である。 Xフラグは影響されず、VフラグとCフラグはゼロにリセットされる。テスト命令は、 オペランドが正、負、ゼロのいずれかによってブランチするための条件づくりに使わ h.z

13.1.8 比較命令

比較命令は、 デスティネーション オペランドの内容からソース オペランドの内容を減 算し、コンディション コードをセットする命令である。各オペランドの内容は比較命令の 実行後にも変化しない。通常、比較命令のあとにブランチ命令を置き条件ブランチを実現 する.

68000 の比較命令には CMP, CMPA, CMPI, CMPM 命令の 4 種類がある。

a. CMP (Compare) 命令^{†2} この命令は、デスティネーション オペランドで指定1. たデータレジスタ Dn の内容から実効アドレスで指定したソース オペランドの内容を減 算し、その結果に従ってコンディションコードを設定する命令である。データレジスタの 内容は変化しない、実効アドレスにはすべてのアドレス形式が可能であるが、アドレス レ ジスタを指定するときにはバイト サイズのオペレーションはできない。

次に CMP 命令を用いた最大値検索のプログラム例 を示す。 図 13.4 に示すようにアドレス レジスタ A O で指し示されるメモリ領域に、検索用データが収納さ れているテーブルがあるとする。データはワード長の ゼロでない符号なし数で、テーブルの終りにはゼロが 入っているとする。初期設定としてレジスタ DO かク リアする。まずテーブル内のデータをレジスタ D1 に 取り出す。取り出した内容がゼロであればテーブルの 終りなのでこのルーチンを終了する。ゼロでなければ データレジスタD1, D0 の内容を比較し大きい方の値を D0 にセットして次の比較へすす



図 13.4 最大値検索プログラムの 7-4

^{†1} TST (ea)

^{†2} CMP ⟨ea⟩, Dn Dn-⟨ea⟩ → フラグへ反映

む. このルーチンを終了したときには、データ レジスタ D0 に最大値を得る.

	CLR	D 0	データ レジスタのクリア
L01	MOVE	(A0)+,D1	データを D1 へ取り出す
	BEQ	NEXT	テーブルの終りであれば NEXT へ
	CMP	D1,D0	比較
	BHI	L01	小さければそのまま次のデータへ
	MOVE	D1,D0	大きければ D0 ヘセット
	BRA	L01	次のデータへ
NEXT	EQU	*	NEXT STEP

- e. CMPI (Compare Immediate) 命令[†] この命令は、デスティネーション オペラ ンドの内容からイミディエイトデータを滅算し、結果に従ってコンディションコードを設 定する命令である。デスティネーション オペランドの内容は変化しない。
- d. CMPM(Compare Memory)命令¹¹ この命令は、デスティネーション ボベランドの内容からソース オペランドの内容を減算し、結果に従ってコンディションコードを設定する命令である。両オペランドの内容は変化しない、どもらのオペランドともポストインクリメント アドレス レジスタ 間接形式でアドレッシングされるので、メモリの内容を確能と比較する場合に便利な命令である。

13.1.9 乗 算 命 令

乗算命令には符号付および符号なしの乗算命令がある。乗算命令は、データ レジスタの 下位 16 ビットのデータとソース オペランド 16 ビットのデータとを乗算し32 ビットの被 をデータ レジスタに格納する命令である。

a. MULU (Unsigned Multiply)命令¹ この命令は2つの符号なし16ビット整数を乗算し、符号なし32ビット整数を求める命令である、ソース オペランドの実効アドレ

^{†1} CMPA ⟨ea⟩, An An-⟨ea⟩ → フラグへ反映


^{†2} CMPI #〈データ〉,〈ea〉 〈ea〉 +〈データ〉 \longrightarrow フラグへ反映

^{†4} MULU $\langle ea \rangle$, Dn $Dn \times \langle ea \rangle \longrightarrow Dn$

スは、アドレス レジスタ直接形式を除いて他のすべてのアドレス形式で指定することができる。 特にデータ レジスタを指定するときにはそのレジスタの下位 $16 \, E_0$ トのみが取り出され、上位 $16 \, E_0$ トは無視される。 デスティネーション オペランドに指定したデータレジスタには $32 \, E_0$ トが金船格納される。

演算結果によって、コンディション コードの Z フラグとN フラグがセットまたほクリアされる。 2 つの 16 ビット数の積を 32 ビットで表すので、オーバフローが起きることはなく V フラグおよび C フラグはクリアされる。また X フラグは影響されない。

次に2つの符号付32ビット整数を実算し、符号付64ビット整数を求めるサブルーチンの倒を示す。このプログラムは、データレジスタ DO おおび D1 にある 2 つの 符号付32 ビット整数の積を求め、下位32 ビットを D0 に、上位32 ビットを D1 に出力するルーチンである。MALU 命令では15ビットを変きうしの間しか求められない、そこで図13.5に示すよりに部分質を求め、後に加算する方数をとる、プログラムでは5.TEF 0で



2つの数の符号を調べ、正の数に 直し、黄の符号をD7に記憶す る。STEP1では部分徴を終める ためデータを図13.6のようにレ ンスタに設定する。STEP2で各 部分徴を求める。部分費入し BC の MSB はゼロなので、STEP 3 で和を求めたときキャリィは発 生しない、STEP4で61ビットの 報本求め、STEP5で符号をセッ トする。




図 13.6 各ステップでのレジスタ内容

MUL	. 64	EQU	*	
		CLR. W	D7	
STE	P 0	TST.L	DO	D0 データの符号を調べる
		BPL.S	SIGN 2	
		NEG. L	DO	負なら正に直す
		NOT.W	D7	
SIG	N2	TST.L	D1	D1 データの符号を調べる
		BPL, S	STEP 1	
		NEG. L	D1	負なら正に直す
		NOT . W	D7	積の符号を D7 に記憶する
STE	P1	MOVE.L	D0,D2	
		MOVE.L	D1,D3	
		SWAP	D2	
		SWAP	DЗ	
		MOVE.L	DO,D4	
ST	EP 2	MULU	D1,D4	部分積 BD
		MULU	D2,D1	部分積 AD
		MULU	D3,D2	部分積 AC
		MULU	DO,D3	部分積 BC
STI	EP3	ADD . L	D1,D3	AD+BC
		CLR . L	D0	
		CLR . L	D 1	
		MOVE . W	D3,D0	
		SWAP	DO	(AD+BC) _L , 0
		SWAP	D3	
		MOVE, W	D3,D1	0, (AD+BC) _H
ST	EP 4	ADD . L	D4,D0	下位 32 ビット
		ADDX . L	D2,D1	上位 32 ビット
ST	EP 5	TST.W	D7	
		BEQ.S	EXT	
		NEG. L	DO	負のとき補数に直す
		NEGX . L	D1	
EX	T	RTS		
		END		

b. MULS (Signed Multiply) 命令! この命令は、2つの符号付16ビット整数を乗 算し、符号付22ビット整数を求める命令である。演算は符号付の算術演算で行われる。 ポペランドのアドレス形式、扱うビット長材よびコンディションコードの変化は、MULU 命令と勢しい。

[†] MULS $\langle ea \rangle$, $Dn = Dn \times \langle ea \rangle \longrightarrow Dn$

納されている

13.1.10 除 算 命 令

除算命令には符号付および符号なしの除算命令がある。除算命令はデータ レジスタの 32 ビットの整数をソース オペランドの16 ビット整数で除算し、 商と余りを データ レジ スタに格納する。 図13.7 に示すように結果の

32 ビットの内容は次のとおりである。
 (1) 商は下位ワード(下位16 ビット)に格

(2) 余りは上位ワード(上位16ビット)に

図 13.7 除算命令

格納されている。

符号付および符号なし除算命令はともに次の2つの特別な実行結果がある。

- (1) 0で刺るとトラップが生じ、プロセッサは例外処理を開始する!
- (2) 命令完了前にオーバフローを検出すると、Vフラグがセットされ命令は実行されない、この場合データレジスタの値は更新されない。
- a. DIVU (Unsigned Divide) 命令[†] この命令はデータを符号なしの数とみなして 除算する命令である。 ソース オペランドはアドレス レジスタ直接形式を除いて、他のア ドレス形式で指定することができる。

^{†1 8}章参照

^{†2} DIVU $\langle ea \rangle$, Dn $Dn \div \langle ea \rangle \longrightarrow Dn$



算でもオーパフローは発生しない。 下位側の商を データ レジスタ D0 の 下位 16 ビット に移せば、D0 全体で 32 ビットの商となる。このルーチンにおけるレジスタ内容の変化を 図 13.8 に示す。

```
CLR
        D 1
MOVE W
        D0,D1
                     被除数の下位16ビット
SWAP
        D<sub>0</sub>
ANDI .L.
        #$FFFF, DO
                     被除数の上位16ビット
DIVU
       D2 D0
                     除数で割る.
SWAP
        D0
SWAP
        D1
MOVE .W
        D0.D1
                     余りを下位16ビットに移す
SWAP
        D 1
DIVII
        D2.D1
MOVE,W D1,D0
                    下位,上位の商を合成する
```

このルーチンを出るときに, 余りはデータ レジスタ D1 の上位 16 ビットに入っている.

b. DIVS (Signed Divide) 命令! この命令はデータを符号付の数とみなして除算する命令である。オペランドのアドレス形式、扱うビット長およびコンディションコードの変化は DIVU 命令と同じである。

余りが0でない場合、余りの符号は常に被除数と同じになる。たとえば、次のルーチン に示すように-12を5で割ると、商は-2となり、余りが-2となる。

MOVE .L	#-12,D2	セット データ
DIVS	#5,D2	-12/5
MOVE .W	D 2, QUONT	-2 (商)
SWAP	D2	
MOVE .W	D 2, RMNDR	-2(余り)

[†] DIVS $\langle ea \rangle$, $Dn = Dn \div \langle ea \rangle \longrightarrow Dn$

13.2 論理演算命令

68000 効量預算事合作に計量理机、論理机、排他的論理和および否定命令がある。イミディエイト論理命令と否定命令を限いた遺宿の治理命令では、減算は必ずデータレジスを他のオペランドとの間で行われる。ソース オペランドビデータ レジスタを指定した場合 デスティネーション オペランドにはアドレス レジスタ直接形式 まよびディスプレースメント付/インデッタス付ブログラムカウンタ相対形式を除いた。他のアドレス形式を用いることができる。またデスティネーション オペランドにデータ レジスタを指定した場合には、ソース オペランドに アドレス レジスタ 直接形式 を除いた他のアドレス形式を用いることができる。また デスティネーション オペランドにデータ レジスタを指定した場合 には、ソース オペランドにアドレス レジスタ 直接形式 を除いた他のアドレス形式を用いることができる。アドレス レジスタ 直接形式 を除いた他のアドレス形式を用いることができる。アドレス レジスタ 直接形式を除いた他のアドレス形式を用いることができる。アドレス レジスタ上のデータに適理政策を行うことはできない。

コンデュションコードの変化は、イミデュニイト論理命令でコンデュションコードレ ジスタまたはステータスレジスタに直接論理商算を整す場合を除くと、どの論理商算でも 未通で、6章の表6.2に示したよりになる。この表によればZ、N フラダが変化し、C、V フラグはクリアもれる。また X フラグは前の値が発导される。

論面演算のポペランド サイズはペイト、ロード、ロングワードのすべてが可能である。 イミディエイト論理演算命令 (AND)、ORI、EORI)ではデスティネーションオペランドと してコンディションコード レジスタまたはステータス レジスタを指定できるが、これら については特殊命令にもなるので、16、17章にで彼かて説明する。

a. AND (Logical AND) 命令† この命令は、デスティネーション オペランドの内容とソース オペランドの内容との論理績をとり、デスティネーションへ格納する命令である。

AND 命令の使用例としては、ビット データの不要な部分にマスクをかけて消し、必要なビットのみを費す操作に用いる場合がある。 たとえば ASCII コードから数値データを取り出す場合がそう である。 数字の 0 から 9 を妻子 ASCII コードは 16 進数でそれぞれ **\$30、**な31、**い。**330 **である。 そこで データ レジスタ 10 に数 数字コードが入っているとき下の プログラム らりにして 下位 4 ビットの 入取り出せば数値 データ 圧変換できる。

AND.L MASK, D0

MASK: DC.L \$000F マスクデータ

[†] AND $\langle ea \rangle$, D_n $D_n \cdot \langle ea \rangle \longrightarrow D_n$ AND D_n , $\langle ea \rangle$ $\langle ea \rangle \cdot D_n \longrightarrow \langle ea \rangle$

b. ANDI (AND Immediate) 命令 この命令は、デスティネーション オペランド の内容とイミディエイト データとの論理積をとり、デスティネーションへ格納する命令で ある。

AND 命令で示したプログラムを ANDI 命令で書き直すと

ANDI.L #\$0F,D0

となり、マスク情報が命令中に含まれるためわかりやすくなる。

c. OR (Inclusive OR logical) 命令¹ この命令は、デスティネーションオペランドの内容とソースオペランドの内容の論理和をとり、デスティネーションへ格納する命令である。

OR 命令はあるビット位置に無条件に1を立てるときや、データの一部に他のデータを はめこむときに用いることもできる。 後者の一列として、 ASCII 文字データで2 進化10 進数の2 年がデータ レジスタ DO と D1 に入っているとき、データ レジスタ DOに 2 進 化 10 維養館をパッテするルーチンは以下のようになる。

ANDI.L #\$OF,DO

LSL .W #4,D1

OR .B D1, D0

d, ORI (Inclusive OR Immediate) 命令[†] この命令は、デスティネーションオペランドの内容とイミディエイト データとの譲運和をとり、デスティネーションへ格納する命令である。

e. EOR (Exclusive OR Logical) 命令[†] この命令は、デスティネーションオペラ ンドの内容とツース オペランドの内容との排他的論理和をとり、デスティネーションへ格 納する命令である。 EOR 命令では AND 命令、OR 命令と異なり、ソース オペランドがデ イタ レジスタの私に設定されている。

f. EORI (Exclusive OR Immediate) 命令 たの命令は、デスティネーション オペランドの内容とイミディエイト データとの排他的論理和をとり、デスティネーションへ格納する命令である。

¹¹ ANDI $\sharp \langle \mathscr{T} - \mathscr{P} \rangle$, $\langle ea \rangle$ $\langle ea \rangle \cdot \sharp \langle \mathscr{T} - \mathscr{P} \rangle \longrightarrow \langle ea \rangle$ 12 OR $\langle ea \rangle$, Dn $\langle na \rangle \longrightarrow Dn$ OR Dn, $\langle ea \rangle$ 13 ORI $\sharp \langle \mathscr{T} - \mathscr{P} \rangle$, $\langle ea \rangle$ $\langle ea \rangle \vee \exists \gamma \longrightarrow \langle ea \rangle$ 14 EOR Dn, $\langle ea \rangle$ $\langle ea \rangle \vee \exists \gamma \longrightarrow \langle ea \rangle$ 15 EORI $\sharp \langle \mathscr{T} - \mathscr{P} \rangle$, $\langle ea \rangle$ $\langle ea \rangle \vee \exists \gamma \longrightarrow \langle ea \rangle$

g. NOT (Logical Complement) 命令!! この命令は、デスティネーション オペランドの内容の1の補数をとり(各ビットを反転させ)、デスティネーションへ格納する命令である。

13.3 2 進化 10 進数演算命令

68000に12 2億化10 遺散を減算する加算、減算および構飲命合がある。これらの命令は 1パイトにつめられた2億化10連数 BCD (Binary Coded Decimal) の2桁を単位とし で額算を行う。そして多数桁の2億化10連数減算ができるように拡張フラグ(Xフラグ) を含めた減算支援行る。

- a. ABCD (Add Digits) 命令¹ この命令は、Xフラグを含めてバイト長のオペランドどうしの 2 進化 10 進数加算を行う命令である。 オペランドの指定のしかたは 2 とおりの方法がある。
 - (1) データ レジスタ間 ABCD Dy, Dx

(2) メモリ間 ABCD -(Ay), -(Ax)

メモリ間の演算では、どちらのオペランドもプリトデクリメント アドレス レジスタ間接 形式で指定する。またオペレーション サイズはベイト長だけが許されている。本命令で はコンディションコードの N アラグおよび V フラグは、競球が無いため定義されない、 C フラグおよび X フラグは 10 油加算でイリッが発生したときセットされ、その他のと きクリアされる。 Z フラグは演算結果がゼロでないときクリアされ、その他のときは変化 しない。したがって多倍物度 3世級のときと同じよりに、多

バイトで表現された2進化10進数全体の演算結果がゼロで あるかを判別することができる。

次に4パイト2進化10進数加算のプログラムを示す。図 13.9に示すように、2つの4パイト2進化10進数がパモリ に格納されており、ルーケンに入る前に、アドレスレジスタ AO、A1がそれぞれのデータの先頭アドレスを指し示してい るとする。このプログラムではまず各アドレスレジスタを4

A1 Byte

10° 10°
10° 10°
10° 10°
10° 10°
10° 10°
10° 10°

番地増加し最下位桁の1つ先のバイトを指し示させる。次に のデータ構造

^{†1} NOT $\langle ea \rangle$ $\overline{\langle ea} \rangle \longrightarrow \langle ea \rangle$ †2 ABCD Dy, Dx $Dx + Dy + X ? ? ? / \longrightarrow Dx$ ABCD -(Ay) - (Ax) $(Ax) + (Ay) + X ? ? ? / \longrightarrow (Ax)$

ループカウンタに使う レジスタ D0 に3をセットし、X フラグをクリアし、Z フラグを セットする。この後 BCD 加算のループに入り4パイトの和データを得る。

ADDQ .L	#4,A0	下位パイト ポイント
ADDQ .L	#4,A1	下位バイト ポイント
MOVEQ .L	#3,D0	ループ カウンタ セット
MOVE	#\$ 04, CCR	CCR クリア
ABCD	-(A0), -(A1)	10 進加算
DDDA	DO 1.01	

このルーチンを出たあと、Z フラグは演算結果の4 パイト 2 進化 10 進数が ゼロで あるかどうかを示しており、C フラグは 4 パイト 2 進化 10 進数の加算での キャリィを示している。

b. SBCD (Subtract Digits) 命令! この命令は、Xフラクを下位桁からのボローとして、2進化 10進数の減算を行う命令である。 オペランドの前定の方法およびオペレーション サイズは ABCD 命令と変らたい。コンディションコードは、C フラグおよび X フラグが 10 温数減算でのボローが発生したときに、セットされ、その他のときにクリアされる。他のフラグは ABCD 命令と同じ変化をする。

次のプログラムは図13.9に示される4バイト2進化10進数の減算を行うルーチンであ

る.

L

L01

	ADDQ .L	#4,A0	下位パイト ポイント
	ADDQ .L	#4,A1	下位パイト ポイント
	MOVEQ .L	#3,D0	ループ カウンタ セッ
	MOVE	#\$ 04, CCR	CCR, Zフラグセット
01	SBCD	-(A0) - (A1)	10 進減算
	DRPA	DO 1.01	

このルーチンを出たあと、 Z フラグは結果の4バイト2進化10進数がゼロであるかど うかを示している. C フラグは結果が真数であるか、負の数の補数表示であるかを示して




図 13,10 2 進化 10 進数減算の数値例

いる。図13.10にこのような減算の数値例を示す。この補勤表示を直動表示に直すには 次の NBCD 命令を使きばよい。

e. NBCD (Negate Digit) 命令^{†1} この命令は2准化10准数の10の補数または9 の補数をとる命令である。 この命令では、デスティネーション オペランドの内容と X フ ラグをゼロから引いて、 デスティネーションに格納する、 したがって X フラグがクリア されているときには 10 の補数が得られ、また X フラグが立っているときには 9 の補数が 得られる。 オペレーション サイズはバイト長だけが許されている。 デスティネーション オペランドのアドレス形式は、アドレス レジスタとディスプレースメント付/インデック ス付プログラム カウンタ相対形式を除いて他のすべてが可能である。コンディション コー ドは SBCD 命令と同様の変化をする。

13.4 テストアンドセット命令

TAS (Test and Set Operand) 命令 テスト アンド セット命令は、オペランドの 値をテストし、同じパスサイクルでオペランドのビットをセットする命令である。この命 令の動作を図13.11に示す。この命令はマルチプロセッサ システムで共通メモリを誤りな く絵昭するために便利である。



N…MSBに一致する X…前の値を保持する

図 13.11 TAS 命令の動作

オペランド サイズはバイトのみであり、テストの結果はコンディション コードの N フ ラグまたは Z フラグに反映される。

次にマルチプロセッサ システムで共通メモリを参照する方法を説明する。図 13.12 に示

^{†1} NBCD $\langle ea \rangle$ 0- $\langle ea \rangle \longrightarrow \langle ea \rangle$

^{†2} TAS ⟨ea⟩ ⟨ea⟩テスト→cc:⟨ea⟩の第7ビットに1をセット

すように2つのプロセッサ MPU-A と MPU-B が共通メモリをもっており、このメモリ

中に2つのプロセッサが共有する変数があるとす る。共有変数として時刻を表す変数hh, mm, ss を 考えよう、MPU-Aは外部からクロックの割込 みにより時刻変数を更新し、また MPU-B は必

要に応じて時刻変数を絵照する。 い 主時刻が 10 時 59 分 59 秒と すると時刻変数

の値は hh=10, mm=59, ss=59 となっている。

MPII-A MPII-B #2: mm *3: 88

図 13.12 マルチプロセッサ システム

外部からの割込み があると MPU-A は時刻変数 の値を更新しはじめる。ss=00. mm=00 まで更新したときに、たまたま MPU-B が時刻 変数を参照すると、10時00分00秒と読み取られ、本当の時刻11時00分00秒とは異な り, 誤りとなる.

照りを防止するには共有変数を同時に2つのプロセッサからアクセスしないようにすれ ばよい、これを相互排除 (Mutual Exclusion) の原理という。

ソフトウェアで相互排除を行うには、共有変数の参照状態を示すセマフェア「とよばれる フラグを用いる。セマフェアの値が1であるときはそのセマフェアに対応する共有変数が どれかのプロセスから参照されていることを示す。各プロセッサは共有変数を参照すると きにはセマフェアを調べ、1であれば他のプロセッサの参照が終るまでまつ、0であれば すぐに1を立てて他のプロセッサに共有変数が参照中であることを示す、参照を終了する ときにはセマフェアを 0 に戻さなければならない。 セマフェアを調べるとき TAS 命令の 代りにテスト命令とセット命令を用いると相互排除ができない。なぜなら一方のプロセッ サのテスト命令とセット命令の実行の間に、他方のプロセッサが割り込んで同時に共有変 数の総照に入る可能性があるからである。

以上から共有変数を参照するルーチンの例は次のように書ける。

L01: TAS SEM セマフォアの値を CCR に反映し、1を立てる BML S L 0 1 1 であればループして待つ

共有変数の絵昭

0 であれば共有変数の参照に入る このときセマフェアは1になっている

SEM CLR

セマフェアを 0 にして松昭を終了する

セマフォアとは鉄道の除木式信号機を意味する言葉である。

14 桁移動、ビット操作命令

この章ではレジスタやメモリの内容を桁移動したり、桁送りしたりする命令およびレジ スタやメモリの特定ビットを判定したり、操作を加えたりする命令について述べる。 前者 はシフト、ローテート命令グループ、後者はビット操作命令グループに分けられる。68000 では4つのシフト命令 (ASL, ASR, LSL, LSR 命令), 4つのローテート命令 (ROL, ROR, ROXL, ROXR 命令) および 4 つのビット操作命令 (BTST, BSET, BCLR, BCHG 命令) が 用意されている。 これらの命令はバイト、ワード、ロング ワードのオペランド サイズや 豊富なアドレス形式を組み合せることができ、多くの操作を容易に実現できる。

14.1 論理形桁移動(論理シフト)命令

LSL, LSR (Logical Shift Left/Right) 命令 レジスタやメモリの内容を桁移動さ せる操作が論理シフトである。 68000 には 2 つの論理シフト命令 LSL, LSR 命令が用意さ れている. これらはデスティネーション オペランドのバイト, ワードあるいはロング ワ ードのデータを単純に左へ (LSL) または右へ (LSR) 動かすものである。このときシフ トされてオペランドの外へ出てしまったビットは順次コンディションコードレジスタ内 にある C フラグおよび X フラグに移り、もとのオペランドレジスタからは捨てられてし まう、逆の端のビット位置には0が入る、68000の論理形桁移動命令はデータレジスタの 内容をシフトする場合とメモリの内容をシフトする場合とがあり---算術形桁移動命令。 循環形桁送り命令も同様---両者の機能が若干星たる。

LSL/LSR Dx, Dy LSL/LSR (ea)

[†] LSL/LSR #〈データ〉, Dy Dy の内容を#〈データ〉だけシフト Dv の内容を Dx の内容だけシフト 〈ea〉の内容を1ビットだけシフト

まず、データレジスタの内容のソフトについて述べる。この場合オペランドサイズは バイト、ワード、ロングワードが許されている。 データレジスタの内容をシフトするためには、ソースオペランドで指移動の数を指定し、デスティネーションオペランドで被 シフト データレジスタを指定する、ソースオペランドの指定、すなわち前移動の数の指 定は次の2とおりの方法による。

- (1) イミディエイトデータ(スタティック) シフト カウントをイミディエイトデータで直接指定する。シフト カウントは1~8の範囲に限られる。
- (2) データレジスタ (ダイナミック) シフトカウントをデータ レジスタにセット し、そのデータ レジスタを指定する。シフトカウントはそのデータ レジスタの下位を ビットに格納された値が有効となり、上位ビットは無視される。したがってシフト カウントは 10-63 の範囲となる。たとえばデータ レジスタに 67 が格納されていたとすると、これは2 進載、01000011 であるから下位6 ビット分の値は 000011。 すなわら 3 がシフト カウントにたる。




図 14.1 は左論理シフト命令 LSL および 右論理シフト命令 LSR でデータ レジスタ D1 に格値された 573 を左右選型シアトした例である。 シフト カウント はデータ レジスタ D0 で指定する。 データ レジスタには16進数 583 が締結されているが、6ビット (グー1=86) 分のデータのみが有効となり・シフトカウントは3となる。 LSL 命令によってホランドの最上位ビットからシフトされて出てしまったビットは Cフラグおよび Xフラグ に移きれ、LSR 命令では最下位ビットからシフトされて外へ出たビットが Cフラグおよび Xフラグに服務をされるので、命令実行後 LSL 命令の何では 1が、LSR 命令の例では、のが Cフラグおよび Xフラグに格納されている。LSL の場合の"0"に会合実行前のデータレジスタ D0 の第6 ビット (グ) の"1" と交換し、LSR の場合の"0" は命令実行前のデータレジスタ D0 の第6 ビット (グ) の"1" を交換し、LSR の場合の"0" は命令実行前のデータ

186

データレジスタ D3 の第3 ビット (23) の"0"を反映したものである。 C フラグおよび X フラグはこのように最後にシフトされて外に出たビットの値が格納される。ただし、シ フトカウントが0のときは、Cフラグは常に0となり、Xフラグは変化せず前の値が保存 されるようになっている.

シフト カウントが1~8の範囲においては、イミディエイト データによって直接シフト カウントを指定した方が便利である。 データ レジスタにシフト カウントを設定する必要 がたく、単一命令で桁移動を実行できるからプログラムのステップ数が小さくでき、処理 時間も短縮できる.

次に、メモリの内容をシフトする場合について述べる。 シフト カウントは常に1ビット であり、オペランド サイズもワード だけに限られる。 したがってこの場合はシフト カウ ントやオペランド サイズを指定することはできない. これらを指定して論理シフトしたい 場合はメモリ上の データ を一旦データ レジスタに取り出したうえで前述の論理シフトを 行えばよい。

論理形析移動は符号なし整数の乗・除算に用いることができる。また各種のデータ中の 特定の部分を操作してデータを加工したり、並べ換えたりするのにも用いられる。次のル ーチンは論理シフトを用いて乗算を行う例で、 符号なしの16ビット (ワード) データを 10倍するものである. 乗算結果が符号なしの16ビットに収まるには被乗数は6553以下 である必要がある。

MULT	MOVE. W	DATA 1, DO	被乗数取出し
	LSL. W	#1,D0	被乗数×2
	MOVE. W	D0,D1	退避
	LSL. W	#2,D0	被乘数×8

ADD. W D1, D0 被果数×(2+8)=被要数×10

LSL命令により1ビット左へ論理シフトすることは2倍することに相当し、nビット左 へ論理シフトすることは 2º 倍することに相当する。 また1ビット右へ論理シフトするこ とは 1/2 倍, すなわち 2 で割ることに相当し、 n ビット右へ論理シフトすることは 1/2** 倍, すなわち 2º で割ることに等価である. 次の例は符号なしの 16 ビット (ワード) デー タを8で割るルーチンである。除算結果は小数点以下が切り捨てられる。

DIVD MOVE, W DATA 1 . D 0 被除数取出1. LSR. W #3. DO 被除数÷8

メモリ上の16ビット (ワード) データを直接8で割るには、1ビットの右論理シフトを 3回繰り返せばよい、この場合はデータ レジスタを介さないで除算が実行される。

DIVM	LSR. W	DATAI	飲原数十 2
	LSR. W	DATA 1	被除数÷2
	LSR. W	DATA 1	被除数÷2

除算結果はもとのメモリ上の同一番地 DATA1 に与えられるため、被除数は退避してお かたいかぎり失われてしまう。

次のルーチンはメモリ上の8ビット (バイト) データを2桁の16進数表示で外部装置 に出力するため、 ASCII 符号に変換するものである。 論理シフトデータの一部が 処理に 用いられている.

BIAS	MOVE.B LSR.B ORLB	DATA 1, D 1 #4, D 1 #8 30, D 1	16 進数の 2 桁の取出し (上位桁) 下位 4 ビットを消す ASCII に変換
	CMPL B	#83A,D1	A~F 補正か?
	BLT.S	BS 1	補正不要なら分岐
	ADDI, B	#7,D1	A~F 補正
BS 1	MOVE, B	D1 BUF1	変換結果の退避 (上位桁)
	MOVE . B	DATA 1, D1	16進数2桁の取出し(下位桁)
	LSL . B	#4,D1	上位ビットを消す
	LSR . B	#4,D1	変換準備
	ORI. B	#\$30,D1	ASCII に変換
	CMPI.B	#\$3A,D1	A~F 補正か
	BLT , S	BS 2	補正不要なら分岐
	ADDI. B	#7,D1	A~F 補正
BS 2	MOVE . B	D1,BUF2	変換結果の退避 (下位桁)

以上により DATA1 に格納されていた8ビット (バイト) データ2 桁の16 進数表示の ASCII 符号 0~9。 A~F に変換され、BUF1 と BUF2 に出力される。

逆に 16 准数表示のデータの ASCII 符号が与えられたとき、これを 2 進データに変換す るルーチンは論理シフトを用いて同様にプログラミングすることができる. これについて は19章のプログラム例を参照されたい。

14.2 算術形桁移動(算術シフト)命令

ASL. ASR (Arithmetic Shift Left/Right) 命令 算術形桁移動は2の補数表示さ

[†] ASL/ASR *(データ), Dv Dv の内容を *(データ) だけシフト ASL/ASR Dx. Dy Dy の内容を Dx の内容だけシフト ASL/ASR (ea) 〈ea〉の内容を1ビットだけシフト

れた2進数を算術的、すなわち符号を保ったまま桁移動できることが特徴であり、この点 が単純にオペランドを左右に桁移動する論理形桁移動と異なっている。 68000 では2つの 算術シフト命令, すなわち左算術シフト ASL 命令と右算術シフト ASR 命令とが用意され ている. ASL 命令は論理シフト LSL 命令と同様にオペランドを左ヘシフトするもので、左 端の最上位ビットから外へ出されたビットは順次 C フラグおよび X フラグに移される。 LSL 命令との違いは、シフトの際に符号の変化が生じた場合、コンディションコードの V フラグが 1 に設定されることである. これによりシフト データの符号の変化を知ること ができる. ASR 命令は論理シフト LSR 命令と同様にオペランドを右ヘシフトするもので. 右端の最下位ビットから外へ出されたビットは 順次 C フラグおよび X フラグに 移され る. このとき最上位ビットすなわち符号ビットは不変でありこれが順次右へシフトされて いく. なお ASR 命令では符号ビットは不変であるから、V フラグは常に 0 である. ASL/ ASR 命令は LSL/LSR 命令と同じくデータ レジスタの内容をシフトする場合とメモリの 内容をシフトする場合とがある。前者の場合、オベレーションサイズはバイト、ワード、 ロング ワードが許されており、シフト カウントの指定方法も LSL/LSR 命令と同じく (1) イミディエイト データ(スタティック形) で指定する方法と、(2) データレジスタ (ダイ ナミック形) で指定する方法とがある。また後者の場合は、オペレーション サイズがワー ドのみに限られ、シフト カウントも1ビットのみである。




図 14.2 算術シフト命令 ASL. ASR の例

図14.2ビデータ レジスタでシフト カウントを指定し、符号ビット付の8ビットデータ、-3、-34 左左右算備シフト した例を示す、16ビット データ、-3、-24は 16 選表表示の8FD、8E8 にそれぞれに相当する。左算得シフト命令 ASL では 8FD、すたわち -3 を 左へ8ビット シフトして一24 を得ている。これは -3 が8 倍された結果である。Vフラグは0で符号ビットの変化はなく、得られた値は関係シフトによる正し、結果を示してい

る、Vフタグが1になるような貨幣シフトにおいては、一般に正しい結果が得られていないので注意が必要である。一方右算術シフト命令 ASR では \$18.8 すなわらー24 を右へ3 ビット ンフトとして -3を得ている。これは -24 が 1/8 倍きれた結果である。ASR 命令では未来の資幣シフトによる結果が常に得られると考えてよい、シフト実行前のオペランドデータ、すなわら被決敵負のときは符号ビットは 1 に保たれ、右シフトによって空いた上位ビットには 1 が埋められる。 被果敷が正のときは符号ビットは 0 に保たれ、空いた上位ビットには 1 が埋められる。 被果敷が正のときは符号ビットは 0 に保たれ、空いた上位ビットには 1 が埋められる。 との結果 1 にっと右套線シフトによって符号が変るとはたく、空で除算された結果がそのまま レジスタに移られるわけである。 ただし小敷点 以下はレジスタの外へ乗でられてしまう。 正敷の賃俸が右シフトでは除算の商をレジスタに残し、余りは乗でられる。 たととば 1101を 3 ビット右シフトでは除算の商をレジスタに残し、余りは乗でられる。 たととば 1101を 3 ビット右シフトする 6001。となり 13 を8 で割った簡は 1 ということになる。したがって端敷である 5 は失われる。

負数の算稿形右シフトでは様子が異なる。たとえば $11110011_2(-13)$ を 3 ビット右シフトすると, 11111110_2 (-2)となり,-13 を 8 で割った商は負数 -2 で、端数は +3 ということになる。

算術ファトを用いると2の補政表示されたデータの領地大理除費を、正負の符号に构ら ず、同一の手順で実行できる。次のルーチンは2の補政表示による16ビット(ワード) デ ータを2.5倍するものである。右算術シフトで与来られたデータを2を割ったものと、左 電路シフトでご称したものとを知覧して結果を相て、

ASMD	MOVE. W	DATA 1, DO	データ取出し
	ASL. W	#1,D0	$\vec{r} - s \times 2$
	MOVE. W	D0,D1	退避
	ASR. W	#2,D0	データ÷2
	ADD, W	D0,D1	2.5 倍の実行
	MOVE. W	D1,DATA2	結果の退避

左算術シフト命令 ASL で1ビット シフトしたデータ レジスタ D0 を右算術シフト命令 ASR で2ビット ンフトすると、元のデータを2 で補った値が得られる。上の例で ASL 命令 ASR 命令を入れ替えることもできるが、 ASR 命令をさきに実行すると小数点以下が失われるので整備計算上昇ましてない。

14.3 循環形桁送り (ローテート) 命令

ROL, ROR (Rotate without X Left/Right) t, ROXL, ROXR (Rotate through X Left/Right)^{†2}命令 循環形桁送りはオペランドの左端と右端, すなわち最上位ビット と最下位ビットを連結して環状にし、この中でオペランドの桁送りを行うものである。オ ペランドのデータはこの環の中を回転 (ローテート) し、一巡すると元の位置に戻る。論 理形桁移動でレジスタの外に出されたビットが反対側の端から順次レジスタに入ってくる と考えてもよい。 68000 では 4 つのローテート命令がある。 ROL 命令と ROR 命令はオペ ランドを左右にそれぞれローテートする命令である.ROXL 命令と ROXR 命令はエクステ ンド ビット付ローテートとよばれ、オペランドの最上位ビットと最下位ビットの間に1ビ ットの X フラグを介在させ、この拡張ビットを含んだ環の中でオペランドの左右桁送り をそれぞれ行うものである。

ローテート命令においても、論理シフト命令、算術シフト命令と同様にデータ レジスタ を扱う場合とメモリを扱う場合がある. データ レジスタの内容をローテートする場合に は、オペレーション サイズはバイト、ワード、ロング ワードが許される。 ローテートカ ウントは論理シフト,算術シフトの場合と同じく(1)イミディエイト データ (スタティ ック形)と(2) データ レジスタ (ダイナミック形) により指定することができる. 一方, メモリの内容をローテートする場合. オペランド サイズは 16 ビット (ワード) に限られ、 ローテートカウントも1ピットに限定される. メモリ上のデータを直接 n ピット分ローテ トしたいときは、1ビットのローテート命令をn回繰り返して用いればよい。

図14.3 に 4 つのローテート命令 ROL, ROR, ROXL, ROXR によって循環形桁送りを行っ た例を示す。 ROL (ROR) 命令において最上位ビット (最下位ビット) からローテートさ れて外へ出てしまったビットは C フラグに入るとともに、反対端の最下位ビット(最上位 ピット) に戻る。したがって命令実行後 C フラグには一番最後にローテートにより外へ


ROXL/ROXR #(データ), Dv ROXL/ROXR (ea)

Dv の内容を Dx の内容だけローテート Dy の内容を *(データ) だけローテート 〈ea〉の内容を1ビットだけローテート

Dy の内容を X フラグと ともに Dx の内容だけローテー Dy の内容を X フラグとともに \$〈データ〉 だけローテー

^{†1} ROL/ROR Dx, Dy ROL/ROR #〈データ〉, Dy ROL/ROR (ea) 12 ROXL/ROXR Dx, Dy

⁽ea) の内容を X フラグとともに 1 ビットだけローテート



出たビットの値が入っている。ただしローテート カウントが0のときは常に0となる。X フラブは命令実行前の値が保持される。ROXL (ROXR) 命令においては最上位とす)(優 下位ビット)からローテートされて外上間でしまったビットはC フラグビスる。また反対端の最下位ビット(最上位ビット)にはX フラグの前の値がつめられる。命令実行後C フラグ、X フラグのにし一番最後に外へ出されたビットの値が入っているが、u ーテート カウントが0のときは、C フラグには命令実行前のX フラグの値が入り、X フラグの値が登化しない。

循環形桁送り命令によって16ビット データのパリティビットを求める方法を次に示す。

PRTY 1	MOVE. W	#15,D0 D1	回数を設定 パリティ ビット クリア
PR 2	ROL BCC	DATA 1 PR 1	1ビットローテート 1でなければ分岐
	EORI, B	#1,D1	パリティビット反転
PR 1	DBRA	D0,PR2	16 回完了でなければ分岐

以上により DATA1 の "1" をとる ビットの数が 偶数ならばパリティ ビットは 0 とな り、DATA1 の "1" をとるビットの数が奇数ならばパリティ ビットは 1 となる. この値 はデータ レジスタ D1 の最下位ビットに得られる。循環形桁送りによって DATA1 のデ ータは破壊されないで残る。 上のルーチンが終了したとき、 DATA1 の値は最初の値に 戻っている。

これまで述べてきた論理形、算術形シフト、およびローテートの各命令とその動作の概要は5章の表5.5にまとめてある。

14.4 ビット操作命令

41 DTCT D

- ビット操作命令はレジスタやメモリ内のデータの特定のビットの状態を調べたり、特定ビットの操作を行う命令である。 68000 には BTST、BSET、BCLR、BCHG の 4 種の命令が用意されている。
- a. BTST (Bit Test) 命令¹ BTST 命令はオペランドのビット群のうち、指定され たビットの状態を調べ、その結果を Z フックに反映する、操作対象とットの値が Oであれ ビズ フックは1とたり、操作対象とットが1であれば Z フックは0となる、操作対象となる オペランドのサイズはブスティネーション オペランド佐存して決定され、ユーザが構 定することはできない。 すなわち、オペランドがデッタ レジスタの場合はロング ワード となり、指定されるビット番号は0~31が用いられる、オペランドがメモリ内のデータの 場合はイイト・サイズとなり、指定されるビット番号は0~37が用いられる。
 - ビット番号の指定には次の2とおりの方法がある。
- (i) イミディエイトデータ (スタティック) ビット番号をイミディエイトデータ で直接指定する。 オペランドがデータ レジスタの場合は下位5 ビットのデータが有效と なる、 すなわち (0~31) が用いられる。 メモリ上のデータの場合は下位3 ビットのデータが有効となる。 すなわち (0~7) が用いられる。
- (ii) データレジスタ(ダイナミッタ) ビット番号をあらかじめデータレジスタに 設定しておき、そのデータレジスタを指定することにより操作效象となるビットを指定 する。オペランドがデータレジスタの場合は下位5ビットのデータが有効となる。人モリ 上のデータの場合は下位3ビットのデータが有効となる。
 - b. BSET (Bit Test and Set) 命令^{†2} BSET 命令はオペランドのビット群のうち指

11		Dn. (ea)	(ea) のビットのうち Dn で示されるビットをテスト
		#〈データ〉,〈ea〉	⟨ea⟩のビットのうち \$⟨データ⟩番目のビットをテスト
		Dn, (ea)	(ea) のビットのうち Dn で示されるビットを1にセット
	BSET	#〈データ〉,〈ea〉	(ea) のビットのうち Wデータ) 番目のビットを1にセット

定された番号の1ビットの状態を関へ、その結果を2ファアに反映した後、この指定した ビットを1にする命令である。すなわら指定したビットが1であれば0を2ファダル設定 し、指定したビットが0であれば1を2ファダル設定する。このあとで指したビットを 1にする。オペランドサイズはBTST命合と同じくデータレジスタの場合 32ビット(ロ ングワード)、主記館内のデータでは8ビット (パイト) が自動物に決められる。ビット 番号の指定も(1) イミディエイト データ (スタティック形)と(2) データレジス タ(ダイナミッチが) 02とおかがある。

- e. BCLR (Bit Test and Clear) 命令¹¹ BCLR 命令はオペランドのビット葬のうち 指定された1ビットの状態を調べて、この結果をZフラグに反映したのち、この指定ビッ トをOにする命令である。 オペランド サイズとビット番号の指定については BTST 命令 の場合と同様できる。
- d. BCHG (Bit Test and Change) 命令¹ BCHG 命令はオペランドのビット群のう も指定された エビットの決態を限べて、これを Z フラグに反映した後は、指定したビット を反伝する命である。 すなわも指定したビットが0ならばこれを1に逆転し、1ならば これを0に逆転するものである。この場合ホペランドの他のビットは不変である。オペラ ンドサイズ とビット番号の指定については BTST 命令の場合と同様である。4種のビット 場所命会シネの動作の服務はすでにあるらにとうめてある。

16ビット データのパリティ ビットを求めることは前途の循環形桁送り命令のほか、ビット機作命令によっても実現できる。次にそのルーチンを示す。 この何では、 データ レジスタ D0 をルーブ カウンタとビット位置指定用レジスタとして兼用している。

PRTY 2	MOVE, W	#15,D0	回数を設定
	CLR . B	D 1	パリティ ビットクリア
	MOVE. W	DATA 1, D 2	データ取出し
PR 2	BTST	D0,D2	K ビットをテスト (K=(D0)
	BEQ	PR 1	1 でなければ分岐
	EORI. B	#1,P1	バリティ ビット反転
PR 1	DBRA	D0,PR2	16 回完了でなければ分岐

FRI DBRA D 0 , FR2 16回光了でなければ分岐

11 BCLR Dm. (ea) (ea) のビットのうも Dm で示されるビットをテストした後。0 に
リモット

BCLR ポ(データ)、(ea) (ea) のビットのうも ポ(データ) 番目のビットをアストした後。

12 BCHG Dm. (ea) (ea) (ea) のビットのうち カ(データ) 番目のビットをアストした後。

BCHG ポ(データ)、(ea) (ea) (ea) シートを交換 (ea) のビットのうち オ(データ) 番目のビットをアストした後。このビットを受解

194 14. 桁移動, ビット操作命令

以上により DATA1 の16 ビットのうち "1" の値をとるビットの数が偶数ならばパリ ティビットは0 となり、"1" の値なとるビットの数が需数ならばパリティ ビットは1 と なる。この値はデータ レジスタ D1 に得られる。主記憶内の8 ビット (バイト) のデータ のパリティ を求める場合は BTST 命令で直接をビットの "0"、"1" をテストできるので、 データをレジスタに取り出して名ピットをデットしなくですね。

15 ブログラム制御命令

この章ではプログラム結構的合、すなわち分岐命令、サブルーサン操作命令および条件 セット命令について説明する、同時にサブルーチン操作におけるパラメータ提受の代表的 な方法についても述べる。また、LINK/UNK命令は本来プログラム結御命令ではなくデー タ転送命令に分類されるべきものであるが、サブルーチン操作と密接なかかわりあいがあ るため本章で説明する。

15.1 分 岐 命 令

68000の分岐命令には、MP, Bcc, BRA, DBcc 命令の4種類がある。この中で、MP, BRA 命令は無条件分岐命令であり、Bcc, DBcc 命令は条件付ブランチ命令である。以下、各命 令について説明する。

a. MP (Jump) 会幹! MP 令令は無条件シャンブ命令であり。分岐先アドレスの 指定力法はも循環のアドレス形式を用いることができる。 すなわちアドレス レジスタ間 接形式。 ディスプレースメント付アドレス レジスタ間接形式。 インデッタス付アドレス レジスタ間接形式。 長または超絶対アドレス形式。 ディスプレースメント付/インデッタ ス付フログラムカウンタ相対形式を使用できる。

また。JMP 命令はディスプレースメント付プログラムカウンタ相対形式を除いて、ア ドレス空間全体に分岐することが可能である。ディスプレースメント付プログラムカウン タ相対形式は16ビュットの符号付整数で表せる範囲 (PC-2*~PC+2*-1) に分岐する ことが可能である。

[†] JMP ⟨ea⟩ デスティネーション → PC

b. Boc (Branch Conditionally)¹¹, BRA (Branch Always)¹¹命令 Ecc 命令は条件付ブランチ命令であり、条件を "cc" で表す。Boc 命令で使用できる条件は窓に真(T)、常に偽(F) を除くは種類である(5章、表5.7参照)、たとえば、「等しい場合に分岐する」という条件を示す命令は BEQ (Branch Equal) と書く。

BRA 命令は無条件プランチ命令であり、指定した番地へ無条件に分岐する

Bcc、BRA命令はディスプレースメント付/インデックス付プログラムカウンタ相対形式のみ使用できる。アセンブラで記述する場合は分娩先をマベルで指定する。アセンブラで記述する場合は分娩先をマベルで指定する。アセンブラは分岐命令の相対距離を計算し、その結果をディスプレースメントとする。ディスプレースメントともと16 ビットを2 とおりがある。これは分検する範囲によって決る。すなわら、分岐命令とラベルの相対距離が一学~空"ーバイト以内の場合はディスプレースメントは8 ビットでよく,分岐命令とラベルの相対距離が一2°~2°-1パイト以内の場合にはディスプレースメントは16 ビットになる。Bcc、BRA命令の命令長はディスプレースメントが8 ビットの場合に1 ワード命令にたる。これをアセンブラ レベルで指定する場合には、モモニックの後に"、S"(ショートの意味)を付けることで区別する。すなわち。

は1ワードのオブジェクト コードを生成し,

は2ワードのオブジェクト コードを生成する.

次に Bcc 命令の使用例を示す。 これは CMP 命令でデータ レジスタ D0 と D1 を比較 してコンディション コードに結果を設定し、Bcc 命令で条件をテストするものである。

CMP D0,D1

BEQ 〈ラベル〉

また、Bcc 命令は ADD、SUB、MULS、DIVS 命令などの直後に置き、 各演算の結果により処理を選択するときにも用いられる。

MP, Boc, BRA 命令の比較表を表15.1に示す、この表より、JMP 命令はアドレス空間 金体に分数できるので、JMP 命令と飛び先との相対距離が大き、場合に利用できる。 造に BRA 命令は相対距離が小さい場合に利用できる。 さらに、 Boc 命令はテスト コンディションを用いた条件分数に利用できる。

^{†1} Bcc 〈ラベル〉 cc が真ならば〈ラベル〉へ分岐, 偽ならば次の命令を実行†2 BRA 〈ラベル〉 無条件に〈ラベル〉へ分岐

		命令比較害

	命令	JMP 命令	Bcc 命令	BRA 命令
分岐	PC-128~PC+127パイト	1~2 7 − F	1 ワード	1 7 - F
分岐する範囲	PC-32 768~PC+32 767	1~2 ∀ − F	2 7 - F	2 7 - F
範囲	アドレス空間全体	1∼3 7 − 1°	×	×
_	条件分岐	×	0	×

e. D8cc (Decrement Counter and Branch until Condition True or Count=-1) 命令 D8cc 命令は反復処理を1命令で実現できる. D8cc 命令の実行は反復回数を数 えるデータレジスタを用いて行う. 分数条件(5章, 表5.7参照)は16種類すべてが使 用でき、分娩先のアドレス形式は、Bcc 命令と同様にディスプレースメント付/インデッ タス付フログラム カウンタ相投形式の入て含る。

DBcc命令の実行手順を図15.1に示す、まず、指 定された条件をケストする。その結果が真なら次の 命令を実行する。偽な6データレジスタから1を引 く、データレジスタの値が一1なら次の命令実行 し、一1でなければラベルで示す番地へ分散する。 DBcc命令ではデータレジスタのサイズをワードと して使用する。

Bcc 命令が真の場合に分岐するのに対し、DBcc 命令は偽の場合に分岐することに注意しておく必要 がある。DBcc 命令は条件が常に偽(F)の場合に、 ニモニックがDBRA (Decrement and Branch Al-



図 15.1 DBcc 命令の実行手順

ways) と書くことができる。すなわち、DBRA命令は常にデータ レジスタから1を引き、一1なら次の命令に進み、一1以外なら分岐を実行する命令である。

DBRA 命令と BRA 命令を使用した場合の反復処理について比較する。 DBRA 命令を使用 すると、

[†] DBcc Dn, ⟨ea⟩ cc が真ならば次の命令へ進む。 cc が偽ならば Dn ← Dn − 1 たらば次の命令へ進む。

198 15. ブログラム制御命令 MOVEQ #10,D0 LOOP :

DBRA D.O.LOOP

となり、1命令で反復処理を実現できる。これに対して BRA 命令を使用すると、

MOVEQ #10,D0 LOOP : SUBO #1.D0

BGE LOOP

となり、SUBQ、BGE命令の2命令かかる。 反復処理ループ内から命令を1つ減じること は実行時間を短縮する上で効果が大きい、

また、DBcc 命令は反復処理のみに使用されるので Bcc 命令よりもプログラムの構造が 単純化され、プログラムが見やすくなる。 ただし DBcc 命令ではループ カウント用のレジスタを専用に使用する。

15.2 サブルーチン操作命令

68000 ではサブルーチン呼出 し用の命令として BSR, JSR 命令の2つが用意されており、サブルーチンから戻る命令として RTR, RTS 命令が用意されている。 以下、各命令について診断する。

a. JSR (Jump to Subroutine) 命令! JSR 命令はプログラム カウンタの内容中を システムスタックに格納し、その後指定されたアドレスへ分岐する命令である。JSR 命令 の分岐金指定に使用できるアドレス形式は、JMP 命令と同様に、アドレス レジタ間接形式、ディフレーメント付アドレス レジスタ間接形式、インデックス付アドレス レジスタ 間接形式、長および短絶対アドレス形式、ディスプレースメト付/インデックス付プログ ラムカウンタ相接形式の6 種類である。

JSR 命令では、ディスプレースメント付プログラム カウンタ相対形式のときは、 2 ワード命令となる。

b. BSR (Branch to Subroutine) 命令^{t3} BSR 命令はプログラム カウンタの内容

†1 JSR ⟨ea⟩ PC → SP @ デスティネーション → PC


†2 JSR 命令の次の命令を指している。
†3 BSR (ラベル) PC → SP @-

†3 BSR ⟨⋾ベル⟩ PC → SP@-PC+d→PC をシステム スタックに格納し、その後指定したラベルに分岐する命令である。 BSR 命令 の分岐先指定に使用できるアドレス形式は、 Bcc、 BRA 命令と同様に、 ディスプレースメ ント付/インデックス付ブログラム カウンタ相対形式である。

- また、BRA 命令は Bcc、BRA 命令と同様に分較する範囲により命令長の選択ができる。 すなわち、分較する範囲が PC -2^{n} ~PC $+2^{n}$ 1 の場合には1v-ド命令、CP -2^{n} ~PC $+2^{n}$ -1 の場合には2v-ド命令を選択できる。
- e. RTS (Return from Subroutine) 命令¹ RTS 命令はサプルーチンから戻るた めの命令である。 RTS 命令を実行することにより、システム スタックから戻り先の プロ グラム実行番地が読み出され、プログラム カウンタにセットされる。

RTS 命令を用いるときのサブルーチンの動作例を図 15.2 (a) に示す。

一般に、この命令は、JSR、BSR 命令によってシステム スタックに退避されたプログ ラムカウンタの内容を回復する場合に用いられる。



- (a) RTS 命令を用いたサブルーチン(b) RTR 命令を用いたサブルーチン図 15.2 サブルーチン呼出し時の動作例
- d. RTR (Return from Subroutine and Restore CC) 命令¹ RTR 合っはシステムスタックからコンディション コード レジスタとプログラム カウンタの内容を回復する合ってある。 このときステータス レジスタのシステム バイト (上位8 ビット) は影響を受けない。

RTR 命令を用いたサブルーチンの動作例を図 15.2 (b) に示す。この場合はサブルーチンの先頭で MOVE from SR 命令を用いてコンディション コードレジスタを退避しておくことが必要である。

^{†1} RTS (オペランドなし) SP@+→PC †2 RTR (オペランドなし) SP@+cc SP@+PC

15.3 引数の受渡し方法

本節ではサブルーチンの引数の受護し方法の代表的なものについて述べる。引数の受護 し方法には値呼び、香地呼び、アドレス リストのポインタを渡す方法などがある。以下に これらの模要について述べる。

15.3.1 値 呼 び

値呼びはバラメータを実際の値で受渡しするものであり、一般にメインルーチンからサ ブルーチンの一方通行の方法である。以下に値呼びを実現する方法を示す。

a. テータレジスタを用いる方法 データ レジスタを用いて値呼びを実現する方法 は操作も簡単で、実行時間も短い、すなわち、68000 のアドレス形式の中で最も実行時間 の短いデータ レジスタ直接アドレス形式を用いることにより、引数の受護したかから時間 を超縮できる、データ レジスタを削いた値伸びのブログラム例を出了た戻す。

> MOVE.W 引数1, D0 MOVE.L 引数2, D1 BSR 〈サブルーチン〉

このブログラムを実行した場合のレジスタの状態を図 15.3 に示す。 サブルーチンで引 数を参照する場合はデータ レジスタ直接アドレス形式を用いる。



図 15.3 サブルーチンの引数(データ) をレジスタを用いて渡す方法 図 15.4 サブルーチンの引数 (データ) をスタックを用いて溶す方法

b. スタックを用いる方法 次にスタックを用いて値呼びを実現する方法を示す。メ インルーチンで引数をスタックに格納する場合には、プリデタリメント アドレス レジス 夕間接アドレス形式を用いる。引数をスタックに格納した後にサブルーチンへジャンプす る、スタックを用いた値引数のフェグラム側を示す。

> MOVE.W 引数1, -(SP) 引数1 \rightarrow スタック MOVE.L 引数2, -(SP) 引数2 \rightarrow スタック

このプログラムを実行したときスタックの状態を図 ISA は示す。 スタックには MOVE 命令で引数が格納され、次に BSR 命令で戻り番地が格納される。 サブルーチンで引数を参 駅する場合は、 スタック ポインタをベース レジスタとして用い、 ディスプレースメント 付アドレス レジスタ間数アドレン形式を用いる。 すなわち。

で引数をデータ レジスタに転送できる.

c. ブログラムの一部を用いる方法 ブログラム領域中に仮引数の領域をとることにより値呼びを実現する方法を示す。この方法の利点はブログラム領域中に仮引数の領域を とるので、ブログラムと仮引数の領域を別々に管理する手間が省けることである。通常仮 到数の領域を JSR、BSR 命令の直接に置く、メインルーナンではサブルーナン呼び出す前 に反引数の領域に仮引数をセットしておく、たとえば。

とする.

サプルーテンからメインルーテンへ戻る場合には、図15.5に示すように JSR, BSR 命令の直後に戻るのではなく、仮引数の領域の次の帯地へ戻らなければならない。そこで、 JSR, BSR 命令でスタックに格納した戻り番地 (ブログラム カウンタの値) に仮引数の領域が分け加える場件を行かなければならない。以下にプログランのを示す。



図 15.5 サブルーチンの引数(デー タ) をプログラムの一部を用いて渡 す方法

> MOVEA.L (SP), A 0 ADDQ.L #2, (SP) MOVE.W (A 0), D 1

まず、JSR、BSR 命令でスタックに格納した戻り番地はサブルーチン内で引数を参照するために必要なので、MOVEA 命令を用いてアドレス レジスタ A0 に格納する。次に、ス

タックに格納した戻り番地に仮引数の領域のパイト数を加える。引数を参照する場合は、 ${f A}$ 0 を用いアドレス レジスタ間接アドレス形式で参照する。

15.3.2 番 地 呼 び

番地呼びはパラメータをそれが格納されているメモリの番地で受け渡しするものであ り、メインルーチンとサブルーチンの間の両方向のパラメータの受渡しが可能な方法であ る。以下番地呼びを実現する方法を示す。

- a. アドレスレジスタを用いる方法 希地呼びでは実引数の着地が仮引数になるので アドレス レジスタを用いる。アドレス レジスタに実引数の着地をセットするのに LEA 命 やを用いる。以下にアドレス レジスタを用いた番地呼びの受波し方法のプログラム例を示す。
 - LEA 引数1,A0
 - LEA 引数2,A1

BSR

〈サブルーチン名〉

図 15.8 サブルーチンの引数 (アドレス) を アドレス レジスタを用いて渡す方法 このプログラムを実行した場合のレジス タの状態を図 15.6 に示す、アドレス レジ スタ A O, A 1 には LEA 命令によって格納 された実引数 1,2 の番地が入っている。サ ブルーチンで引数な参照する場合はアドレ ス レジスタ間後アドレス形式を用いる。こ

の方法はアドレスレジスタを引数の受渡し に使用できるようにレジンタの割当てを行

う必要がある。また、引数の数が多い場合にはよい方法ではない。

b. スタックを用いる方法 番地呼びをスタックを用いて実現するには PEA 命令を 用いる、PEA 命令で実引数の番地をスタックに格納する。スタックを用いる方法のプログ ラム例を以下に示す。

PEA 引数1

PEA 引数 2

BSR 〈サブルーチン名〉

図 15.7にこのブログラムを実行したときのスタックの状態を示す。 スタックには PEA 命令によって、実引数 1、2 の番地が格納される。 サブルーチン内でこれらの引数の番地を参照する場合には、スタック ポインタをベース レジスタとして用い、 ディスプレース




図 15.7 サブルーチンの引数 (アドレス) をスタックを用い て渡す方法

メント付アドレス レジスタ間接アドレス形式を用いる。このブログラム例を以下に示す。

MOVEA.L 4 (SP), A 1 MOVEA.L 8 (SP), A 0

MOVEA 命令により、アドレス レジスタ A0, A1 に引数の番地がセットされる。 実際 に引数を参照するには、さらに、


MOVE.W (A0),D0

MOVE.L (A1),D1

とする。この MOVE 命令でデータ レジスタ D0, D1 に引数の値がセットされる。

15.3.3 アドレス レジスタをポインタとして渡す方法

この方法はケーブルに実引数のアドレスをあらかじめセットじておき、そのテーブルの 先顕薄絶をアドレスレジスタにセットして、引数の受渡しを1個のアドレス レジスタで行 ちものである。この方法の利点は引数の受渡しにアドレス レジスタ 1 側で汚むことであ る。アドレス リストをポインタで就す場合のレジスタ、ケーブルの状態を図15.8に示す。



たとえば、テーブルの先頭番地が1000番地の場合は、

MOVEA.L #1000,A0

でアドレス レジスタ A0 にテーブルの先頭番地をセットできる. 次に引数を参照するプログラムを示す. 204 15. プログラム制御命令

MOVEA.L (A0), A1 MOVEA.L 4(A0), A2

によって, アドレス レジスタ A0, A1 に引数の番地をセットできる。 さらに

MOVE.W (A1),D0 MOVE.L (A2).D1

move. E (A2), D1

より、引数をそれぞれデータ レジスタ D0, D1 に転送できる。

15.4 LINK/UNLK 命令

LINK、UNIX 命令はシステムスタック上に、ある大きさの領域を確保したり、開放した りするのに用いる。通常、LINX 命令はサブルーチンの免頭でローカル変数領域をシステムスタックに確保するのに用い、UNIX 命令はサブルーチンから戻る直前に確保したシステムスタックの領域を開放するのに用いる。また、LINK、UNIX 命令を用いることにより、リカージブ、リエントラントなサブルーチンを構成することができる。以下に LINK、UNIX 命令について示す。

a. LINK (Link and Allocate) 命令! LINK 命令はシステム スタック上に 最大 2^{14} ー1 パイトまでの大きさの領域を確保するのに用いられる。LINK 命令のシース オペランド には、システム スタック内のデータを参照するときに用いるペース レジスタ (アドレス レジスタ) を指定し、デスティネーション オペランドには確保する領域の大きさを指定するディスプレースメントを指定するディスプレースメントを指定するディスプレースメントを指定するディスプレースメントを指定する

ペース レジスタは UNLK 命令で確保した領域が開放されるまで固定しておき、このペ ース レジスタを用いた ディスプレースメント付アドレス レジスタ間接形式およびインデ ックス付アドレス レジスタ間接形式によって確保した システム スタック内のデータを参 照する。

ディスプレースメントは $16 \, \text{ビットの符号付整数} \, (-2^{15} \sim 2^{16} - 1)$ である。

LINK 命の実行手順を図に50に示す。ます、オペランドで指定したアドレス レジスタ の値をシステム スタッタに格納する。このスタック操作により、システム スタッタ ポイ メタの値は 税砂する。 更新されたこのシステム スタッタ ポインタの値が上記アドレス レジスタの値となる。 そして、システム スタック ポインタにはヴィスプレースメントの

[†] LINK An, #〈エリア長〉 $An \longrightarrow -(SP)$ $SP \longrightarrow An$ $SP + d \longrightarrow SP$



■ 10.9 LINK 申号の美日子川

値が加えられる。すなわち、アドレス レジスタが確保された領域の先頭を指し、システム スタック ポインタが最後を指すことになる。

LINK A0.#-10

という LINK 命令を実行した結果を図15.10 (a), (b) に示す. アドレス レジスタ A0 が 確保した領域の先頭を指しており, システム スタック ポインタ SP が最後を指している.

b. UNLK (Unlink) 命令! UNLK 命令は LINK 命令で確保したシステム スタック領域を開放するために用いる。 UNLK 命令のデスティネーション オペランドに はアドレスレジスタを指定する。

UNIX 命令の実行事間を示す。オペランドで指定したアドレス レジスタの値(UNK) 命令 を実行する前のシステム スタック ポインタの値 4) をシステム スタック ポインタに移 ・、炊た、このシステム スタック ポインタの値 7ドレス内容 (UNK) 命令のオペランド で指定したアドレス レジスタの LINK 命令を実行する前の値)を UNIX 命令のオペランド で指定したアドレス レジスタに移す。この操作でシステム スタック ポインタの値に4 増 加する。 すなわち、UNIX 命令により、LINK 命令で指定したアドレス レジスタとシステ ム スタック ポインタが LINK 命令により、LINK 命令で指定したアドレス レジスタとシステ

UNLK A 0

を実行した結果を図15.10 (c) に示す. システム スタックが LINK 命令実行前と同じ状態に戻っていることがわかる.

次に実際に LINK, UNLK 命令を用いたサブルーチンの構成例を示す。

† UNLK
$$An$$
 $An \longrightarrow SP$
 $(SP) + \longrightarrow An$

メインルーチン

MOVE. W D0, -(SP) 引数の受渡し (スタックを用いた値呼び) PEA (A0) 引数の受渡し (スタックを用いた番地呼び)

JSR SUB サブルーチン SUB へ分岐

サプルーチン SUR LINK サブルーチン内で使用するローカル変数領域 A6.#-6

を 6 パイト確保

MOVEM D1/D2.-(SP) サブルーチン内で使用するデータ レジスタ


D1. D2 を退避

MOVEM (SP)+.D1/D2 データ レジスタ D1, D2 を回復

UNLK A 6 ローカル変数領域の開放 RTS メインルーチンへ戻る

まず、引数の受渡しを示す。この例ではスタックを用いた値呼びと番地呼びを用いてい る。 値呼びの場合は MOVE 命令で システム スタックに引動の値を 格納 1. 番地 呼びの 場合は PEA 命令でシステム スタックに引数の アドレス を格納する。 次に JSR (または BSR) 命令でサブルーチンに分岐する。 このときの システム スタックの状態を 図 15.11 (a) に示す.

サプルーチンではサブルーチン内で使用するローカル変数領域をシステム スタック内 に確保する。この例では LINK 命令を用いてローカル変数領域を 6 パイト確保 1. ている このときのシステム スタックの状態を図15.11 (b) に示す。 そして、サブルーチン内で 使用するレジスタの内容を MOVEM 命令でシステム スタックに退避する. この例ではデー



(a) JSR 実行後 (b) LINK 実行後 (c) MOVEM (d) UNLK 実行後 患行後

図 15.11 サブルーチン呼出しシーケンス中のシステム スタックの状態

g レジスタ D1, D2 を退避している。このときのシステム スタック状態を図 15.11 (c) に示す。

サブルーチン内の処理が終了してサブルーチンから戻る場合には、MOVEM 命令で退避 しておいたレジスタの値を戻す、次に、UNLK 命令によって LINK 命令で連保したローカル 変数領域を開放する。このときのシステム スタック の状態を図 15.11 (d) に示す。

このように LINK, UNLK 命令を用いることにより、サブルーチン内で用いるローカル変 数領域を動的に確保したり、開放したりすることが可能となる。

15.4 条件セット命令

Scc (Set Conditionally) 命令 Scc 命令は演算の結果をプログラムの別の場所で 知りたい場合に使用する命令である。 すなわち。 Scc 命令はヴァスト コンヴィションを行 い、その結果をメモリ内の任意の番地に書き込む命令である。 Bcc 命令では、条件を判定 してすぐに次の処理を選択する場合に有効であるが、 Scc 命令はその処理を接で行った の。 裁事を定能しておく場合に有効であるが、 Scc 命令はその処理を接で行った の。 裁事を定能しておく場合に有効である。

Scc 命令は"cc"で表す部分にニモニックで条件を指定し、その指定した条件が真 (T) たち実効テドレスで示されたパイトにオール1 (1111111) をセットし、条件が偽 (F) たちそのパイトをオールの (00000000) センットする。条件は16種類 (5章、表5.7参照) 使用できる。たとたは、"等しい"かどうかという条件をチェックする場合には、SEO というエモニックで命令を書く、

Soc 命令で使用できるアドレス形式はデータ レジスタ直接形式。アドレス レジスタ間 核形式、ポスト インクリメント アドレス レジスタ間接形式、プリデクリメント アドレス レジスタ間接形式、ディスプレースメント付/インデッタス付アドレス レジスタ間接形式、 長または短絶対アドレス形式である。また、使用できるオペランド サイズはバイトだけで ある。

Scc 命令を使用したプログラム例を以下に示す。

CMP #4,D1 SIE 1000

このプログラムは D1 の値を 4 と比較し、 D1 の値が 4 より小さい場合に 1000 番地を オール1にセットするプログラムである。

[†] Scc $\langle ea \rangle$ cc が真のとき オール1 \longrightarrow $\langle ea \rangle$, cc が偽のとき オール0 \longrightarrow $\langle ea \rangle$

16 システム制御命令

この章ではシステム制御命令として、トラップを発生させる命令、ユーザ状態において ステータス レジスタ/コンディション コード レジスタを操作する命令について説明する。 特権命令は17章にて説明する。このほか、NOP 命令および未実装命令についても述べる。

16.1 トラップ発生命令

トラップ発生命令はプログラムからトラップを発生するための命令である。トラップが 発生するとプロセッサは例外処理を行い、スーパパイギ状態でトラップに対する処理プロ グラムを実行する(8章参照)。トラップ発生命令は次のような場合に使用される。

- (1) ユーザ プログラムが入出力動作を OS に依頼するとき
- (2) オーバフロー、0除算などの処理プログラムを起動するとき
- (3) ユーザ プログラムを終了し OS へ制御を移すとき

68000 には3種類のトラップ発生命令、すなわち TRAP、TRAPV、CHK 命令が用意されている。以下、各命令ごとに説明を行う。

a. TRAP(Trap)命令! TRAP 命令は無条件にトラップを発生させる命令であり、 プロセッサは例外処理を行う、TRAP 命令のオペランドにはトラップベクタ番号を記述する。 トラップベクタ番号には0から15までの16とおりを用いることがきる。これらの 番号は小さい方から順に32~47番の例外ベクタに対応する。たとえば、次の命令の実行 例を図16.1に示す。

TRAP #1

プロセッサは プログラム カウンタおよびステータス レジスタをスーパパイザ システム

[↑] TRAP #〈トラップ ベクタ番号〉 無条件にトラップを発生




図 16.1 TRAP 命令の事行例

スタックに格納したのち、33番の例外ベクタ、すなわち132番地の内容で示される番地からトラップ処理を開始する(8意参照)。

トラップ処理ルーチンへパラメータを渡すためには、次のプログラム例のように TRAP 命令の直後にパラメータを設定する (15 章参照)。この例では50 がパラメータである。

> TRAP #10 DC.W 50

パラメータの受渡し方法は基本的に サブルーチン操作(15章参照)と同じである。

- b. TRAPV(Trap if Overflow Set)金倉⁴ TRAPV 命令法演算のオーバフローを チェックするための命令であり、Vフラグが1のときトラップを発生する。この命令に はオペランドはなく、例外ベタク番号として7番(28番地に対応)が割り当てられてい る、オーパフローの処理と28番地の内容で示される番地から実行される。オーパフロー が生じていなかった場合には次の命令の実行に移る。
- c. CHK (Check Register against Bounds) 命令[†] CHK はメモリアクセスの境界チェックを行うための命令である。境界の侵犯があった場合トラップを発生する。命令のフォーマットを次に示す。

CHK (ea), Dn

†1 TRAPV (オペランドなし) V フラダ=1 のときトラップ発生 †2 CHK (ea), Dn Dn<0 N=1, トラップ発生 0≤Dn≤((ea)) N=未定義、次の命令へ適出 Dn>((ea)) N=0 トラップ発生

210 16. システム制御命令

ソース オペランドには アドレス レジスタ直接形式以外のアドレス形式が使用できるが、 デスティネーション オペランドはデータ レジスタを指定しなければならない。 オペランド サイズはワードのみである

この命令の実行は次のように行われる。プロセッサはデスティネーション オペランドで 指定された データ レジスタ Dn を、のたらびにソース オペランドで指定された (co) の 内容と比較する。この比較結果により、命令の動作は次の3つの場合に分けることができる。

- (1) Dn<0 のとき、N フラグに1を設定しトラップを発生
- (2) 0≤Dn≤((ea)) のとき, N フラグは未定義, トラップは発生しない
- (3) Dn>((ea)) のとき、Nフラグに0を設定しトラップを発生

トラップが発生した場合、プロセッサは例外処理を行い、例外ベクタの6番が内部的に生 成される、この後、24番地で示される素地からCHKトラップ処理ルーチンが実行され る、上記(1)、(3) のどもらの原因でトラップが発生したかはNフラグで判断できる。 上記(2) の場合、プロセッサはCHK命令の次の命令を実行する、Z,V,Cフラグは(1)、 (2)、(3) いずれの場合も未定量である。

CHK 命令の使用例を次に示す。配列 AR は 8.300 個のパイトデータの配列とし、アドレス レジスタ A 1 は AR の先頭着地を示しているとする。AR 内の i 番目 0.6516 8.2 FP のデータ AR(i) ヘアクセスするためには、i をデータ レジスタ Dn にセットし、0(A1, Dn) というインデッタス付アドレス レジスタ 間接形式を使用すればない、このとき、データ レジスタ Dn は、0.5 Dn は 0.5 D

CHK #\$2FF, Dn
という命令が使用でき、配列外参照のチェックに役立つ。

16.2 コンディション コード操作命令

ューザ状態でコンディション コードにア ρ セスする命令として 68000 には次の命令がある。

- (1) CCR と実効アドレス (EA) 間の転送---MOVE EA to CCR, MOVE SR to EA
- (2) CCR に対する論理演算——ANDI to CCR, EORI to CCR, ORI to CCR 以下、各合令について説明する。
 - a. MOVE EA to CCR (Move EA to Codition Codes Register) 命令^{†1} この

命令は、実効アドレス EA の内容をコンディション コード レジスタへ転送する命令である。ソースオペランドのサイズはワードであるが、下位 8 ピットのみが CCR へ転送される。実効アドレス EA のアドレス形式はアドレス レジスタ直接形式が禁止されていることを除けば MOVE 命令と同じである。この命令は、CCR の各フラグに値を設定するときに使う。たとえば、10 進済算を行う前に、Z フラグを1 に設定し、他のフラグをクリアしたい場合

MOVE #4.CCR

とすればよい、

b. MOVE SR to EA (Move from Status Register to EA) 命命¹² この命令は ステータス レジスタの内容を実効 アドレス EA へ転送する命令である。 オペランド サイ ズはフードのみが許されている。 実効 アドレス EA のアドレス形式は通常の MOVE 命令 と同じである。この命令は CCR をメモリ上に記憶するために使用する。 たとえば、CCR をンスタム スタックト・名称する場合

MOVE SR. -(SP)

という命令を実行すればよい。この命令例はサブルーチンの先頭で使用される。サブルー チンから戻るときに RTR 命令を用いれば、コンディション コードレジスタもサブルーチ ン呼出し前の状態に復帰できる。

e. ANDI to CCR (ANDI Immediate to Codition Codes) 命令¹ との命令は、コ ンディション コード レジスタの内容とイミディエイト値の強要度を計算し、コンディション コード レジスタへ格的する命令である。オペランド サイズはバイトのみである。た とよば、X ファグのみをクリアし、他のフラグは元の値のままにするためには、次の命令 を事行さればよい。

ANDI #15, CCR

また、本命令の実行時間は8 サイタルであり、MOVE EA to CCR 命令の実行時間は (12+EA 計算) サイタルである(7 草参照)、したがって、特定のフラグをクリアするた めには ANDI to CCR 命令の方が MOVE EA to CCR 命令よりも 4 クロック +EA 計算の 分化計算い、

†1	MOVE	(ea), CCR	$(\langle ea \rangle) \longrightarrow CCR$
12	MOVE	SR, (ea)	$SR \longrightarrow \langle ea \rangle$
†3	ANDI	\$⟨データ⟩, CCR	$CCR \cdot \sharp \langle \vec{r} - g \rangle \longrightarrow CC$

d. EORI to CCR (Exclusive OR Immediate to Condition Code Register) 命令¹¹ この命令はコンディション コード レジスタ の内容とイミディエイト値の財他的論理和を計算しコンディション コード レジスタ へ格約する命令である。 オペランド サイズはバイトのみである。 たとえば、 X フラグのみを反転させたいときは次の命令を実行すればよい。

EORI #16,CCR

e. ORI to CCR (OR Immediate to Condition Code Register) 命令! この命令はコンディションコードレジスタの内容とイミディエイト値の論理和を計算し、コンディションコードレジスタへ格約する命令である。 オペランドサイズはバイトのみである。 たとえば他のフラグに影響を歩えず X フラグに 1 を設定したいときは次の命令を実行すればよい。

ORI #16,CCR

16.3 その他の命令

本節では、前節までに説明できなかった命令のうち、NOP 命令ならびに未実装命令について説明する。

- a. NOP (No Operation) 命令¹ NOP 命令は何もしない命令である。 命令長は1 ワードであり実行時間は4クロックサイクルである。 この命令は主として、プログラム中 の領域確保ならびに、時間遅れとして利用される。
- b. 未実業命令、未実験命令はオペレーションワードの上位 4 ビットが「2000"または"1111"のビットパターンをもの命令である(8 章参照)、8 章でも説明したとおり、未実験命令は例外処理を引き起す。そのため未実装会のも返車ルーテンに向らかの処理を行うプログラムを割り当てておけば、未実験命令が未実装処理ルーテン中のある種の処理を行うよりにみえる。すなわり、いわゆるモュレーションを行わせることが可能となる。

倒として浮動小数点演算エミュレーション命令のフォーマットを図16.2に示す. 図 16.2の命令はデータ レジスタ DO と D4 の浮動小数点演算を行うものであり, 図中オペ レーション フォールドで演算の種類を示す. 第 0~2 および第 5~8 ビットの内容は 0 生

^{†1} EORI \$⟨ff-β⟩, CCR CCR ⊕\$⟨ff-β⟩ → CCR

¹² ORI \$⟨\vec{r}-\varphi\), CCR CCR\\\$⟨\vec{r}-\varphi\) → CCR

^{†3} NOP (オペランドなし) 何もしない

たは1のいずれであってもよい。 オペレーション フィールドのピット パターンと演算の 指定を次のように対応づける。

ピット4	ピット3		
0	0	FADD	浮動小数点加算
0	1	FSUB	浮動小数点減算
1	0	FMUL	浮動小数点乗算
1	1	FDIV	浮動小数点除筒

データレジスタ D0 と D4 の浮動小数点加算命令をアセンブラ レベルで記述すると

FADD D0,D4

となる。この場合、アセンブラはこの命令を図 16.2 の命令フォーマットに変換できるものでなければならない。

						9								0
1	0	1	0	×	×	×	×	×	×	×		×	×	×
オペレーション														

図 16.2 浮動小数点演算のエミュレーション用命令フォーマット例

以下に、浮動小数点演算エミュレーション用の初期化ルーチンの例を示す。命令の上位 4 ピットが "1010" の命令は 10 帯の例外ペックを発生する。このため 10 番の例外ペック タに対応する 40 帯地には初期化ルーチンの先頭アドレス 1500 番地を格前しておく、実際 の初期化ルーチンは 1500 番地から始まる。この例では演算の種類を調べそれぞれの演算 プログラムハシェンブをせるものである。 なお、データ レジスタ D7 およびアドレス レ ジスタ A5 の値は破壊される。

ORG	40	1010命令の例外ベクトル番号
DC.L	1500	例外処理ルーチンの開始番地
ORG	1500	
MOVEA, L	2 (SP), A 5	スタックから 1010 命令の プログ
		ラムカウンタ A5へ転送
MOVE, W	(A5),D7	1010 命令の命令コードを D7 へ転
		送
MOVE. W	D7,-(SP)	1010 命令の命令コードを スタッ
		クへ退避
ANDI	#\$18,D7	演算フィールド抽出
LSR	#1.D7	海笛フィールドかり 4 9 12の

214 16. システム制御命令

DC.L

			いずれかに変換
	LEA	OPANADDR, A 5	オペレーションの 先頭番地を A5
			~¤- ⊬
	MOVEA . L	0(A5,D7.W),A5	A5 の番地を演算フィールドで修
			飾し、ジャンプ先をA5ヘロード
	JMP	(A5)	各演算処理ルーチンへジャンプ
OPANADDR	DC.L	FADD	加算処理ルーチン
	DC.L	FSUB	減算処理ルーチン
	DC.L	FMUL	乗算処理ルーチン

除質処理ルーチン

17 特権命令

8章では、68000 に2種類のプログラム実行状態、すなわち、ユーザ状態とスーパパイ ザ状態とがあることを説明した。本章では、スーパパイザ状態 (ステータス レジスタの S ビットが"1") でのみ使用可能な特権命令とよばれる命令について説明する。

6800 でプログラムを実行状態を 2 種類に区別したのは、一般のプログラムの実行とシステムを管理するプログラム(一般には OS と称されるシステム プログラム) の実行とを区別し、システム全体の信頼性を向上させるためである。この手法は、すでに大形計算機では一般的となっている。特権命令は、システムを管理するための命令であるので、特にこの絵の実行は必の命の実行と区別する必要がある。特権命令を大きく分類すると、次のようになる。

- (1) ステータス レジスタの内容を変更 (ANDI, EORI, ORI, MOVE EA to SR 命令)
- (2) プログラム実行状態の変化に伴う相互間連絡 (MOVE to/from USP 命令)
- (3) タスクの切換えおよびその準備等 (RTE, RESET, STOP 命令)

特権命令はスーパイザ状態でのみ使用可能であり、ユーザ状態で使用しようとした場合には、命令実行の段階で特権例外が発生する、特権例外によって実行される特権違反例 外処理に関しては8.3節(106ページ)を参照されたい、

- a. ANDI to SR (AND Immediate to Status Register)¹¹, EORI to SR (Exclusive OR Immediate to Status Register)¹², ORI to SR (Inclusive OR Im mediate to Status Register)¹¹命令 これらの命令は、ステータス レジスタの内容(S・T ビット、
- 割込みマスク情報、 コンディション コード)とイミディエイトデータ との 論理演算を

^{†1} ANDI $\sharp \langle \vec{r} - \beta \rangle$, SR $SR \cdot \sharp \langle \vec{r} - \beta \rangle \longrightarrow SR$ †2 EORI $\sharp \langle \vec{r} - \beta \rangle$, SR $SR \oplus \sharp \langle \vec{r} - \beta \rangle \longrightarrow SR$

^{†2} EORI # $\langle \vec{\tau} - \rho \rangle$, SR SR \oplus # $\langle \vec{\tau} - \rho \rangle \longrightarrow$ SR †3 ORI # $\langle \vec{\tau} - \rho \rangle$. SR SR+# $\langle \vec{\tau} - \rho \rangle \longrightarrow$ SR

行い、その結果に従ってステータスレジスタの内容な変更する命令のある。この命令の実 行により、プログラ人実行状態の変更、トレース処理の実行、制込みレベルの設定。コン ヴェシュンニトドの初盟設定が拒免となる。未命令が、一般命令である "to COR" と 造り点は、"to COR" の場合には無視されたイミディ=イトデータ上位バイト (ビェト 番号 II-80) が、本命令ではシステム バイトの情報を変更させる点である。システム バ イトの情報は、プログラム実行状態の変更、トレース処理の実行、制込みレベルの設定を 行うため、システムに顕彰影響をみせきる。

システム バイトの情報変更によるシステム コントロールの一例として、外部額込みによるタスタ切換えの補助について簡単によれる。 たとえば、現在実行中のシステム ブログラム およびそれに続いてソフト的に起動されるプログラムにおいて、割込みレベル7以外の外部割込みは許したくないとする。この場合、システム バイトの割込みマスタ情報だけを次の命令によって変更させ、レイルフとする。

ORI #\$ 0700, SR

また逆に、すべての外部制込みに対して応答させようと考えた場合には、次の命令を実行 して制込みマスク情報をレベルゼロに変更する。

ANDI # \$ F O FF , SR

b. MOVE EA to SR (Move EA to Status Register) 命令! 本命令は、ステータ ス レジスタの内容を任意の値にセットする命令である。 a. で説明した命令は、命令実行 前のステータス レジスタの内容と論理演算するので、セットされる値は以前の状態を反映 する。それに対し、この命令では、ステータス レジスタの内容を無条件に指定された値

[†] MOVE ⟨ea⟩, SR ⟨ea⟩ → SR

(ソース オペランド) とする.

たとえば、ステータス レジスタにオールのをセットしようとした場合を考える。 ステー タス レジスタをオールのにすると、プログラム実行状態はユーザ状態に、トレースは不実 行の状態に、 第53 ペマスタはレベルのに、 そしてコンディション コードはすべて "0"の 状態とたる。 たれは、次の命令を実行すればよい。

MOVE #\$ 0000, SR

本命令では、ソースオペランドのアドレス形式として、アドレス レジスタ直接形式以外の すべての形式をとることができる。

e. MOVE USP (Move User Stack Pointer) 命令 *** 本令令は、ユーザ状態とスーパイギ状態との間でシステムスタッタ ボインタの値を連絡するためにある。68000ではンステムスタッタ ボインタとしてアドレスレジスタ A 7を利用している。システムスタッタ ボインタとしてアドレスレジスタ A 7を利用している。システムスタッタ ボインタはユーザ状態では USP、スーパイザ状態では CSPと区別されており、どちらのレジスタを使用するかはブログラム実行状態 (ステータスレジスタ S ビットの値)で自動的に決められてしまう、スーパイザ状態で実行するシステム ブログラムにおいては、すべてこのデータを整照可能とする必要がある。そのため、スーパイザ状態で実行するプログラムで、ユーザ状態で実行するプログラムで、ユーザ状態で実行するプログラムで、ユーザ状態で実行するプログラムで、ユーザ状態で実行するプログラムで、ユーザ状態で実行するプログラムで、ユーザ状態で使用したアドレスレジスタ A 7 すなわち USP をアクセスする手段が必要となる。この中段として利用されるのかこの命令できる。

アドンス レジスタ A0ー61は、スーパ・パーザ状態でも、ユーザ状態でも同じものである。 したがってスーパ・パーザ状態でのユーザ状態における アドレス レジスタ A7 (USP) の参照は、これらアドレス レジスタ A0ー6を仲介として用いる。本命令は次に示すアドレス 形式のみが許されている。

MOVE.L An, USP $An \rightarrow USP$

MOVE . L USP , An $USP \rightarrow An$

d. RTE (Return from Exception) 命命¹² 本命令社、例外処理技生実行されるシ ステムプログラムから、例外処理を発生させたプログラムに制御を停すためのものであ る。8章の例外処理で説明したように、例外処理中に 68000 内のプログラム カウンタおよ びステータス レジスタの内容はスーパンイザ システム スタック上 (SSP が指定する人

 $[\]mbox{$\dagger 1$ MOVE $An\,,\,{\rm USP}$} \qquad \qquad \mbox{$An\longrightarrow {\rm USP}$}$

MOVE USP, An USP \longrightarrow An t2 RTE $(\pm \checkmark \ni 7 \lor \vdash \pm 1 \downarrow)$ (SP) $\pm \longrightarrow$ SR

⁽SP) + → PC, ただし SP は SSP

^{(61) 1 10/ /6/60/61 14/001}

モリ上)に選書される。この選書された版を 68000 内に再び戻すと。例外処理を発生させた命令の次の命令を実行することができる。そのため。例外処理を定す行るンステム プログラムの最後で本命令を実行すれば、例外処理を発生させたプログラムの再開が可能 である。

なお、アドレス エラー、パス エラーの例外処理においてシステム スタック上に退避される データは、プログラム カウンタおよびステータス レジスタの内容だけではないので、スタッテポインタの内容はプログラム カウンタ および アテータス レンスタの 除納 アドレス 及示 していない、また、例外処理後のシステム プログラムでアドレス レジスタ A およびシステム スタック ポインタ (前定法は異なるが同一のレジスタ) を使用した場合にも同様の状況が考えられる。したがって、本合を実行する前にはスタック ポインタの内容をチェックしておくことが必要である。

e. RESET (Reset External Devices) 命令!! 本命令を実行すると 68000 のリセットピン出力がアサートされ、このピンに接続された外部デバイスをリセットすることができる。 リセットピン出力は 124 タロック分の期間アサートされている。 外部デバイスのリセットは、光金令を実行し、124 タロック分の期間に学了するようによった。

本命令の実行によって68000 の内部レジスタが影響を受けることはない。また。次中イ クル以降の命令説出しは、本命令の実行サイクルの一番接続で行われるため、リセット信 号の時給が命令説出しに起因したパス エラーおよびアドレスエラーによって中断される こともない、本命の支行では、リセット例外処理が行われない。

f. STOP (Load SR Stop) 命令[†] STOP 命令は、必要な割込みが発生するまでプロセッサをストップさせ、タスク間で同期をとるため等に使用される。

命命の実行では、まず、 ポペレーション ワードに続く 2パイトのイドディエイト データをそのままステータス レジスタにセットする。これにより、ステータス レジスタにセットする。これにより、ステータス レジスタ内の 朝込み スタビット 10~2 ビビット番号を一切。ある値に設定される。その後、プロセッドは、この領込みマスタビットに設定したレベルより高レベルの外部制込み要求が行われるまで持續する (ストップ本庫)、下記の命令を実行して、前込みマスタ情報をレベル 7 にセットした場合には、レベルでの外部制込み要求および外部リセット信号の入力が ないかぎり、プロセッツは再動作を行わない。

^{†1} RESET (オペランドなし) RES 端子をアサート

^{†2} STOP #〈データ〉

STOP #\$7F00 T="0", S="1", I0~I2="1", CC="0" を SR にセット. 停止状態となる

本命令によってタスク間で同期をとる場合としては次のような状況が考えられる。すな わち, 68000 が所定の演算を終了し, I/O 待ちとなる場合や, 複数の 68000 を用いてマルチ プロセッサを構成し、処理の順序性が問題とたるプログラムを実行する場合等である。こ のような状況の場合には、本命令を用い、割込み方式によって同期をとることが有効であ

る。一方、このような機能をプログラムだけで実現しようとしたのが TAS 命令である。 TAS 命令に関する詳細は13章を参照されたい。

18 例外処理後のシステム ブログラム

8度で述べたように、68000では例外処理をプロセッキ内のマイクロプログラムにより実行する。しかし、その処理後にシステル雇用上で必要となる値々の機能を果すシステムプログラム (OS) は、たれぞれのシステム構成に応じてユーザが用意したければならない、このシステムプログラムの概要について、この並で傾乱に即用する。

例外処理後に実行されるシステムプログラムのアドレスは、それぞれの例外処理免生要 図別の例外ベクタによって指定される。例外処理では例外へタタを読み出し、それぞれの システムプログラムの実行準備までを行う(8章率限)、つまり、例外処理後に実行する システムプログラムの態動を、例外処理によって行うのである。一方、例外処理後のンス テムプログラムの実行によって、例外処理を発生させたコーツー要因の回復を行う。さらに その後のタスクの変更 (例外処理を発生させたコーグラムの再起動あるいけ金く別のブロ グラムの実行) もシステムプログラムが行うことになる。これは、RTE命令、RTR命令、 RTS命令等を用いて実行する。

各例外処理後に実行されるべきシステム プログラムの基本機能,動作について以下説明 していく。

18.1 リセット例外処理後のシステム プログラム

本システム プログラムの主要機能は大別すると、次の2点である。

- (1) システム全体の初期状態設定
- (2) 次に実行すべきプログラム (タスク) の選択

上記(1) の機能としては、イニシャル プログラム ローディング (IPL) 等があり、これらはシステム構成によって個々に準備する必要がある。一方、(2) の機能を有するシス

テム プログラムは一般にディスパッチャ (Dispatcher) とよばれている。

ディスペッチ+は実行電能なプログラムのリストを調べ、その中で一番発先度が高いプ ログラムの実行を準備する。プログラン実行の準備として、システムスタッフとに、その プログラムの先頭アドレスおよび初別能とすべきステータス レジスタの内容等をセット する。その後、RTE 命令等を実行して、次に実行でべきプログラスに起動をかける。

実行可能なプログラムがない場合には、プロセッサを模様させる必要がある。実行可能 なプログラムの発生を外部的込みの形でプロセッキに知らせる場合には、プロセッサに STOP 命令を受行させて解込み発生まで停止させればえい、また、実行可能なプログラム の発生をメモリ上のある特定なビットの変化によってプロセッサに知らせる場合には、無 限ループ内でTAS 命令を実行して、そのビットをチェックし、その結果に従ってループ を提出するようにプログラムを構成すればよい、この無限ループ内のプログラムの実行が 結婚状態を用して関係をかせる。

18.2 割込み例外処理後のシステム プログラム

本システム フログラムの主要機能は、外部デバイスとの交信である。たとえば、I/O 装 酸が入出力を終えた場合には、その終了を割込みによってプロセッサに知らせる。これら 外部デバイスと 68000 との交信方式は、それぞれの外部デバイスに依存しているため一様 ではない、そのため、それぞれの外部デバイスに適したシステム プログラムを起動する必 悪がある。

被込み例外処理によって起動されるシステム プログラムは、8.3節で説明したように、 搬込みベクを生用いることにより複数個設定することができる、したがって、タイプの異 なる外部アバイスごとに、それぞれに対応したシステム プログラムを準備することができ る、そして、それらの起動は、ハード的(あるいはソフト的)に部込みベクタを指定(割 込み切り処理中の部込スアクノンッジ サイタル)することで可能となる。

なお、初込へ例外処理においてホートベラタを指定 (制込みアクノレッジサイタルで ▼PAをアサート)した場合には、ベクタ番号 25~31 が自動的に 68000 内で生成される。 また、割込みベクタの設出しを失敗した場合には、スプリフス制込みにより、ベクタ番号 なが自動的に生意される。これらの事項は、8.3 節で説明した。

18.3 トラップ例外処理後のシステム プログラム

本ンステム ブログラムの主要機能は、コーザ状態で実行される ブログラムからの I/O 要求、演算結果がオーバフロー した場合の対策、メモリ間の管理等と他へ繋をである。一般 Wike トラップ発生命令 (TRAP, TRAPV, CHK 命令) は、ユーザ状態で実行されるプログラムがスールバイザ状態で実行されるシステム ブログラム Wike でいまった。その映像はさまざまなものとなる。この種へ種多なシステム ブログラムをそれぞれの目的に合せて呼び出せるよう。68000では、トラップ例外処理内で次に実行するシステム ブログラムのアドレスを 指定するためた 認み出す例が、ロタを19種(TRAP 命令で16種、TRAPV, CHK 命令、除数 0 で各 1種、設定できるようにしている。

18.4 不当命令および未実装命令例外処理後のシステム プログラム

不当命令例外処理後のシステム ブログラムの機能としては、次にあげる 2 種類等が考え られる。このうち、どの機能を選択するかはシステム設計者の判断で決る。

- (1) 不当命令があったことをメモリ上に記録し、その命令の実行は行わず、次の命令 から実行を再開する。
- (2) 不当命令があったことをメモリ上に記録し、TRAP命令によってディスパッチを 起動させ、別のブログラム (タスク) の実行を行う。

一方、未実験命令例外処理後に起動されるシステム ブログラムは、エミュレーション用 のブログラムである。このことは、8.3施、16.3節でも説明した。この場合、このシステ ムブログラムではたとえば浮動小数点演算等をサポートし、最後に、RET 命令で例外処理 を発生させたブログラムに戻ることになる。

18.5 特権違反例外処理後のシステム プログラム

本システム ブログラムの主要機能は、前節で説明した不当命令例外処理後のシステム ブ ログラムとほぼ同様である、特権違反例外のあったことをメモリ上に記録し、その命令の 実行を行わず次の命令の実行から再則、あるいは別のプログラム (タスタ) を起動させる ことがふつうである.

18.6 トレース例外処理後のシステム プログラム

本ンステム ブログラムの主要機能は、1命令集行ごとに6900 行の情報をメモリ上に記録するトレース機能である。このトレース機能がプログラム開発の段階では大きな助けとなる (8.3 節参照)、トレース機が収置では、トレース機能を有する本システム ブログラム を犯動させる。

88000 内 ニーザ レジスタの情報をメモリ上に格納するのには MOVEM 命令が有効である。 許細に関しては 12 章を参照されたい、また、プログラム カウンタおよびステータス レジスタの内容はスーペパイザンステム スタック (SSP が アドレスを指定するメモリ空 閉)上に格納されているので、これらの情報も併せて転送しておくと、プログラムのデバックにとって都合がよい。

18.7 バス エラー例外処理後のシステム プログラム

本ンステム ブログラムの主要機能は、バス エラーからの回版である。バス エラー例外 処型では、バス エラーを発生させた時点でのブログウム カウンタ、ステータス レジスタ の内容の他に、そのとを実行していた命令のオイレーションワード、非版アドレスおよび そのアクセス タイプの情報がシステム スタック上に退避される (8.3 節参照)。したがっ て、これらの情報を有効に利用してエラー回版を殴けばくないのであるが、現状を8000で は、プログラム カウンタによって示されるアドレスが、バス エラーを発生させた命令の 拡張部から次に実行を予定している命令の拡張部 でのどの部分を排泥しているのか定機 できない、そのため、一番簡単なエラー回復の手段はシステム全体をリセットするという 方式である。68000上位 にピットマイクロコンピュータ 68010 のバス エラー例外処理の 仕掛け、もっとエラー回復に都合の良い仕様。 すなわち、バス エラーを発生させた命令を 即案行しを下い仕様に改善されるともが予想される。

18.8 アドレス エラー例外処理後のシステム プログラム

本システム プログラムの主要機能は、アドレス エラーからの回復である。 しかし、ア

ドレス エラー例外処理もパスエラー例外処理と同様。 退避されるプログラム カウンタの 内容はエラー発生時のアドレスを限定できない、そのため、システル全体をリセットする という方式をとらずにエラー回復を図るうとした場合には、オペレーション ワード、参照 アドレスおよびそのアラセス タイツの情報を有効に利用する必要がある。

この章でのシステム ブログラムの設別は概説的なものであり、これらブログラムの仕様 はシステム構成、目的によって様々に変化する。そのため、この章で説別をしたかった機 能がシステム ブログラムに購入される場合もあれば、逆に、ここで説別した機能が省略さ れる場合もある。現在、68000 を用いたボード コンピュータ H680 SBC システムでは、前 造のようなンステム ブログラム (リアルタイムモニタ RMS, S680 RMS 1R) を EPROM の形で物供している (間最参照)

19 プログラム例

前常までは主として各命令毎に機能の説明を行ったが、本章では各命令の理解を深めるために、いろいろな機能の命令を組み合せた。より実際的なプログラス例を示す。プログラス例を示す。プログラム例として、2進化10進数の裏数変換、10個数の数え上げ、文字列の一致判定、ASCII から2進数への変換、パリティの生成をあげる。これらはいずれも基本的なものばかりであるが、前章せつ創起という意味も振れ備えている。各命令の説明を適宜参照することにより、理解が一層深まるであろう。

19.1 2 進化 10 進数の真数変換

正の2進化10進数の減算において、被減数よりも減数のほうが大きいと減算結果は負になる、ところが、SBCO 命令を用いてこの減算を行うと減算結果は10の補数表現になる。たとえば13章。図13.10で示したように12340000ー12345678の減算ではボローが発生し、その結果は99994322である。本節では補数表現された演算結果を真数に直すプログラム側を示す。

補数を真数に直すには図19.1に示すようにゼロから補数を引けばよい。そこで、NBCD



図 19.1 2進化10進化真数変換の数値例

命令を用いた次のルーチンを用いれば結果を真数に変換することができる。なお本来たら 符号表示パイトを定義して、これを処理すべきであるがここでは省略した。なおレジスタ A1は SBCD 命令の例と同様に 2 進化 10 進数 データの格納された メモリを 指し示すレジ スタである.

L01:	ADDQ . L MOVEQ . L ANDI NBCD	NEXT #4,A1 #3,D1 #\$ OF,CCR -(A1)	減算結果でボローがなければ次へ 下位桁を指し示す ループ カウンタをセット X フラグをクリア 10 進補数
	DBRA	D0,L01	ループ
NEXT:	EQU	*	補正終了

19 2 1の個数の数え上げ

本節では、 データ レジスタ D0 中に含まれている1の個数を数え上げる方法について 示す. D0は32ビット長として使用する. したがって D0に含まれる1の個数は0個か ら最大 32 個までである。 D0 中の1の個数を数え上げるためには、 論理シフトあるいは ローテート命令を使う方法(14章参照)もあるが、本節では別の方法を示す。

図 19.2 はここで用いたアルゴリズムについて説明した図である。 データ レジスタ D2 には D0 から算術的に 1 を減算した内容が入っている。 D0 では第0 ビットから第3 ビッ



を数え上げる方法

トが0で第4ビットが1であるの に対し、D2では第0ビットから 第3ビットまでが1で第4ビット が0であることに注目されたい。 したがって、D0 と D2 の論理積 D0·D2 においては、第0ビット から第4ビットまですべて0とな る。これをもとの D0 と比較する

と、D0に含まれる1のうち最も右にあるものが1個だけ0に反転していることがわかる。 したがって、D0 と D0 から1 だけ被算した D2 の論理積を新たな D0 とする操作を、 D0が0になるまで繰り返せば1の個数を数え上げることができる。 D0に含まれている 1の個数が少ない場合には、このアルゴリズムは実行効率がよい。プログラム例を次に示 す. この例ではデータ レジスタ D1 に 1 の個数が入るものとする.

CLR . L D 1 D1 をクリア TST.L DΩ D0 550 50? BEO OUIT L1: ADDO .L #1. D1 D1に1を加える MOVE . L D0.D2 DO へ D2 ヘコピーする SUBO . L #1.D2 D2から1を減算する AND . L D2.D0 D0 と D2 の論理積をとる BNE 1.1 OUIT: NOP

19.3 文字列の一致判定

本節では、長さ80 文字(80 パイト)の STRING1 および STRING2 の一数判定を行 うプログラム例を示す。各文字列はメモリ上にあるものとする。 一致判定に際しては、 CMPM 命令と DENE 命令を用いる。プログラム例を次に示す。

まず、LEA 命令を用いて2つの文字列の先頭番地をそれぞれアドレス レジスタ AO、A LEセットする。次にデータ レジスタ DOに仕較する文字列の長さー 【 Cこでは ま19)をセットする。次字列の比較には CMFM 合や用いる。CMFM 合やのアドレス形式はポストインタリメント アドレス レジスタ 問題形式のみであり。合金度行能にアドレス レジスタをインタリメントする。文字列が等しいかどうかは、DBNE 合金で反復処理が終了する条件は文字列が一致しなかった場合もしくは設定された比較問数が終了した場合である。文字列が一致しなかった場合には、データ レジスタ DO 内内容は 一1 よりも大きくなる。設定された比較問数を終了した場合である。文字列が一致しなかった場合には、データ レジスタ DO 内内容は 一1 よりも大きくなる。設定された比較問数を終了した場合は文字列が等しかったことを示す。この場合にはデータ レジスタ DO の内容は一1 で終了する。

ASCHEX: CIR. W

19.4 ASCII から2進数への変換

本節では16 進数を表す ASCII (0~9, A~F) 4 文字を16 ビットの2 進数へ変換する サブルーチン プログラムを示す。 変換すべき ASCII 文字列は、 図 19.3 に示すようにデ



図 19.3 ASCII から 2 准数への変換

D2

AHCV

BSR S

るものとする、変換結果はデータ レジスタ D2 の下位ワードにセッ

変換のアルゴリズムを次に示

す。 まず \$4F で第6ビットと下位4ビットの抜出しを行う。 ASCII 文字が "A"~"F" か"0"~"9"かは第6ビット(上位から2ビット目)で判定できる。すなわち、第6ビッ トが1のとき "A"~"F" であり、0のとき "0"~"9" である。 さらに、"A"~"F" の場 合, 抜き出したパターンから\$37を算術的に減算したものが\$A~\$Fになり、"0"~"9" の場合。下位4ビットがそのまま数値を表す。 変換の順序は上位文字から始め、結果を終 納する D2 を 4 ビットずつが左シフトしていく。 以下にプログラム例を示す。 この例で は、データ レジスタがバイト、ワード、 ロング ワードのいずれでも扱えることを利用1. て, D1をデータの保持と演算の両方に用いている。 なお, D1の内容は、変換終了後破 嫌されている。

D2 をクリア


最上位立字を変換

	BSR.S	AHCV	2 番目の文字を変換
	BSR.S	AHCV	3番目の文字を変換
	BSR.S	AHCV	最下位の文字を変換
	RTS		結果が D2 に入って終了
AHCV:	ROL.L	#8,D1	D1 の最上位バイトを最下位に移動
	ANDI. B	#\$4F,D1	下位4ビットと第6ビットを抜出し
	CMPI. B	#\$10,D1	第6ビットが1か?
	BLT . S	AH 1	下位4ビットが0~9なら AH1へ
	SUBI. B	#\$37,D1	A~F なら 10~15 に変換
AH1:	LSL. W	#4,D2	D2 を左に 4 ビット シフト
	ADD . B	D1,D2	D2 シフトに結果の4ビットを加える

19.5 パリティの生成

本節ではビット データのパリティを生成するプログラム例を示す。 ビット データのパリティは、それぞれのビット値 引権的論理和により生成する。 すなわも、パリティは、ビット データ内の "1" の総数が興数量の場合は0に、奇数値の場合は1になる。

ここでは、データ レジスタ D0 の下位 16 ビットにビット データが格納されているものとし、データ レジスタ D1 をパリティ フラグとして用いる。



パリティ生変のアルゴリズムを図9.4を用いて簡単に説明する。DOにはビットデータ do~15 が略約されている。まず、この内容を1ビット左にローデートしたものを D1 に 格約する。そして、D0 と D1 の内容を EOR し、その結果を D0 に格約する。 D0 に格 約された値は、それぞれのビットデータの2ビット分の EOR となっている。次に、D0 の内容を 2ビット左にローテートしたものを D1 に格約もし、D0 と D1 の内容を EOR し てから、その意果を D0 に格約する。ここで D0 に格約された値は、それぞれのビット データの4 ビット分の EOR となっている。さらに、D0 の内容を 4ビット法にローテー トしたものを D1 に格納し、D0 と D1 の内容を EOR してから、その結果を D0 に格納 する。 このとき、D0 に格納された値は、 それぞれのビット データの8 ビット分の EOR となっている。以下同様にして、16 ビット分の EOR を求める。データ レジスタ D0 の各 ビットは、それぞれかべてのビット データを EOR した結果であり、そのため全ビット同じ値とたる、このアルゴリズムに従ったファグラム例を次に示す。

MOVE DO.D1 $D0 \rightarrow D1$ D1を左に1ビットローテート ROL. W #1.D1 $D1 \oplus D0 \rightarrow D1$ EOR DO.D1 $D1 \rightarrow D0$ MOVE D1.D0 D0を左に2ピットローテート ROL. W #2, D0 FOR D0.D1 $D1 \oplus D0 \rightarrow D1$ MOVE D1.D0 $D1 \rightarrow D0$ ROL. W #4, D0 D0 を左に 4 ピット ローテート $D1 \oplus D0 \rightarrow D1$ EOR DO.D1 MOVE D1,D0 $D1 \rightarrow D0$ D0を左に8ビットローテート ROL. W #8, D0

 $D1 \oplus D0 \rightarrow D1$

DO,D1

EOR

■ 68000 のサポート システム

マイクロコンピュータを利用するには、MPU、メモリ、クロック発生器などを個別に購 入し、利用者が自らこれらをボード上に組み合せて、マイクロコンピュータ システムを 作ることもある。しかしより手軽にマイクロコンピュータを利用しようとする場合には、 LSI メーカやシステム メーカが、 広範囲な一般ユーザの利用を目的として発売している マイクロコンピュータボードあるいはマイクロコンピュータシステムを用いると便利で ある.


この章では、以上のような目的の68000マイクロコンピュータシステムの複要を紹介 する. 詳細はメーカ発行のマニュアル類を参照されたい.

20.1 H 680 SBC

本節では、 日立製作所から 発売されている 16 ビット シングルボード コンピュータ シ



ステム (H 680 SBC) について概要を沫 べる。 図 20.1 に H 680 SB 01 の外観写 真を,図20.2にH680SBCのシステム 構成図を示す. H680 SBC システムの 主要な機能モジュールとして, 現在, 次 の4個が用意されている。(1) シング ルボードのコンピュータ本体 (H680SB 01): MPU, ROM, RAM, PIA. ACIA, PTM (Programmable Timer Module) などを搭載、(2) モニタ ボード






図 20.3 H 680 SB 01 のブロック図

(H680MN01): 標準 OS としてデバッガを実装し、 RMS (Real time Monitor System) あるいはテキスト エディタ. アセンブラなどが搭載できる. (3) RAM ボード (H680 DM 12): 128 K バイトの ダイナミックメモリを 実装している。(4) フロッピディスク制御ボ ード (H680FD): フロッピディスクの制御を行う. これらのモジュールはコモンバス 形式のインターフェイスをもっているため、ビルディングプロック形式で拡張することが できる.

次に、H680 SBC システムの核となるコンピュータ本体 H680 SB01 について説明す る. 図 20.3 に H 680 SB 01 のブロック図を示す。 H 680 SB 01 内のメモリは EPROM (最 大16K バイト), RAM (4K バイト) を合せて最大20K バイトのメモリを実装するこ とが可能である。アドレスマップを図 20.4 に示す。 システム用とユーザ用に別のエリア が割り当てられている.




図 20.4 H680 SB 01 アドレスマップ

パラレル I/O インター フェイス用には、6821 PIA が1個実装され,16データ ラインと3制御線が使用可 能である. シリアル I/O インターフェイス用には. 6850 ACIA が 1 個実装さ れ, RS-232C レベルイン ターフェイスをもつ機器に 接続できる。転送レートは 300~9600 BPS (Bit Per Second) の間をプログラム により5段階に設定でき

る. タイマは 6840 PTM を 1 個実装しており、2 本の 16 ビット タイマが使用できる。ま たボードへの外部側込みはアレベルまで入力することができる。

SBC を複数台用いてマルチプロセッサシステムを構成する場合。 ボード上のジャンパ コネクタをマルチ モードに設定し、モニタ ボード (H680 MN 01) を用意すればよい。 このときモニタボードに実装されているバスアービタによりバス権の制御が行われる。

20.2 H 680 TR 01

H680 TR01 は、68000 を導入する場合の評価・学習用として開発されたワンボードコ ンピュータンステムである。 図20.5 にボードの外観写真を、図20.6 にシステムブロッ ク図を示す。以下に機能の模要を途

ク図を示す。以下に機能の概要を べる。

H680 TR 01 は、32 K バイトのダ イナミック RAM を標準実数 し、 ちらにメモリ第子の差換えで、128 K バイト きでメモリ 容量を拡張で きる。また RAM 領域の全空間は システムとモーザが共用できるモー ド(モード I)と、スーパーバイザ 空間とコーザ空間のそれぞれに分配



図 20.5 16 ビットトレーニング モジュール (H 680 TR 01) の外観

されるモード (モードII) で使用できる。これらの選択はプログラムでフラグを設定する ことによって行われる。 各モードにおけるア ドレス マップは図 20.7 に示すとおりであ る。システム プログラムは EPROM に書き込まれている。





図 20.6 H 680 TR 01 のシステム ブロック図



(a) モード I におけるアドレスマップ (b) モード I におけるアドレスマップ 図 20.7 H680 TR 01 のアドレスマップ

図 20.6 に示したように、専用小形コンソール H68 PC01 をパラレルボートにつないで、68000 のマンン語 レイルの操作ができる。またオブションの PIA を1 個途加すると 16 ビットパスのパラレル入出力ボートとなる。シリアルインターフェイスとして TTL または RS-232 レベルのインターフェイスを備えているので、ASR タイプの標準コンソールにつなぐことができる。転送レートは 300,600,1200,2400,4800,9600 BPS のなかから選択できる。これにより紙テーブペースでアセンブラ、テキストニディタを使用できる。

割込み機能としては、ボード内で発生する割込み(システム割込み)以外にユーザが外 部から入力する割込み(ユーザ割込み)が使用できる。またパワーオンリセット、リセ ット スイッチによるリセットおよびメモリの 実装されていない アドレス空間をアクセス したときのバス エラー検出機能を有している。

サポートソフトウェアとしては、入出力ルーチン、基数変換ルーチンなどのモニタ、 アセンブラおよびテキストエディタが EPROM で用意されている。

なお、16 ピンの TTL の IC を約 30 個実装 できるユーザ用のスペースを有しているため、小規模なハードウェアを実装して、システム機能の拡張を図ることができる。

マイクロコンピュータの応用にあたっては、開発するシステムの多様化、高度化に伴っ てハードウェアとともにソフトウェアの効率的な開発が一層重要な鍵となる。しかしなが らマイクロコンピュータ応用システムの開発では、

- (1) ハードウェアが完成しないとソフトウェアのデバックが難しく、両者の同時開発が困難である。
- (2) マイクロコンピュータ応用のユーザシステムでは、通常、ソフトウェア開発のための言語プロセッサやデバッグ機能をもたないため、ユーザンステム上でのデバッグが困難である。

などの問題が伴い、効率的にシステム開発を行うことが難しい。

これらの問題を解決するために、マイクロコンピュータ 開発支援装置が LSI メーカ、 システム メーカから種 冬売売されている。 これにより プログラムの作成からデバッグ、 さらにプロトタイプ システム上でのリアルタイム シミュレーションまで一貫したシステ 人関連を行うことができる。

本書では、種々の68000 用開発支援装置のうち、特に日立製作所より発売されている 68000 マイクロコンピュータ開発支援システム H680 SD300 を紹介する。

21.1 H 680 SD 300 のハードウェアの概要

21.1.1 システム機成

図 21.1 は H680 SD 300 の外援写真である。標準入出力機器として、コンソール CRT, ブリンタおよびフロッピディスク装置が装備されている。本体部は、15 枚のモジュール を収納でき、将来 68120 IPC モジュールを追加すればコンソール CRT 4 台、ブリンタ 1台がサポート可能となり、マル チステーションが実現できる。 H889SD300 円筒モジュールの構 成は図21.20ように 4種類4枚 のモジュールからなり、各モジュ ール間に標準 VERSA バス*によ 内給台している。妻 21.11に H680 SD 300 の本体の仕載を示す。



図 21.1 68000 マイクロコンピュータ開発支援システム (H 680 SD 300) の外観図




図 21.2 H 680 SD 300 のハードウェア構成図

21.1.2 システムの機能概要

H680SD300は、標準システムとして、MPU モジュール、デバッグ モジュール、フェ ッピディステコントロール モジュール、256 K バイト ダイナミック RAM モジュールの 4 モジュールを装飾している。これらは標準 VERSA バスで結合されるようになってい る。

[†] 標準 VERSA バス:モトローラ社のマイクロコンピュータ 開発支援システムで用いるモジュール間のバス方式

表 21.1 H 680 SB 300 の仕様

Ą	B		仕	様
プロセッサ		データ	: 1, 4, 8, 16,	32 ビット
68000	5	アドレス	: 16 MB (24	ピット)
		アドレス形式	: 14 種類	
		レジスタ	: 17 個+1 (2	ステータス レジスタ) 個
		命令		3. 4. 5 7 - F)
外部割込み		7レベル (同)	/ベルの場合は.	スロット番号の小さい方の割込み
t 649a	46.00	级为		
バス制御		5 レベル (同1	ノベルの場合は:エスト優先)	スロット番号の小さい方のバスリ
主記憶部容量		256 K バイト	(標準)	
入出力ポート		RS-232 C 用#	ート×2 (標準)), ボーレート50~19200 ボー
ブリンタ インタ	ーフェイス		コントロニクスイ	
電源		AC 100 V ±10	% 50/60 H	z
消費電力		標準構成時(F	I 680 SD 300 本	体、フロッピディスク、CRT デ
		ィスプレイ,フ	(リンタ) の合調	# C 1100 VA
動作温度範囲		10∼35°C		
寸 法		高さ 650×幅1	540×奥行 800	[mm]

- a. MPU モジュール MPU モジュール上には、MPU (68000)、クロック発生回路、4セグメントのメモリ管理エニット、プライマリ/セカンダリマップ切換えロジック (次節で説明) およびモジュールの自己診断用のファームウェブがある。メモリ管理エニットにより、オペレーティングシステム (OS) の管理下でのメモリ前当てや、マルチタス キングが可能とたる。またリアルタイム マルチタスキング OS によるタスタの同時処理により、プログラムの開発をよりスピードアップさせることができる。たとえばアセンブラでプリンタを使用中に、コンソール CRT でプログラムの開集が行える。
- b. デバッグモジュール デバッグモジュールは、デバッグ機能をもつファームウェア、バス管理ロジック、プリンタ用入出力ボート、ロンソール CRT 用 RS-232 C ボートおよびホスト コンピュータとの交信用 RS-232 C のボートから構成されている。
- c. フロッピディスクコントロールモジュール フロッピディスクコントロールモジュールには、68000 ンステムからのデータ要求の処理と、フロッピディスク用の自己診断のために、専用マイクロコンピュータが使用されている。このようなマルチプロセッシング技術を使用することにより、システムのパフォーマンスを向上させ、より効果的なシステムの利用を図っている。

エラーチェックを行っている. パリティ エラーが発生したときは、MPU に対してバスエ ラーを伝える、メモリ アドレスの割当てはボード上のスイッチで任意に設定可能である。 きたこのメモリモジュールは、増設可能で、1M バイト以上の常駐メモリを使用できる。

e. H 680 SD 300 周辺装置 H 680 SD 300 で使用する周辺装置の仕様の無要を表 21 2に示す。

21.1.3 システムの拡張性

a. マルチステーション H 680 SD 300 は同時に複数のユーザが プログラム開発を行えるマルチステ ーションに拡張可能である。IPC モ ジュール1枚の追加で4台のコンソ ール CRT と1台のプリンタを接続 できる。この場合メモリを追加する ことが必要である.

b. リアルタイムデバッグ装置

68000 ASE (Adaptive System Eva-

事 21 2	H 690 ST) 200 BETTAKES	

入出力機器名	機能仕様
コンソール CRT	。インテリジェント機能付 。1920 文字/画面 。14 インチ画面, 緑色文字
プリンタ	 両方向印字形シリアルプリンタ ドットインパクト方式 180 文字/sec 132 文字/行
フロッピ ディスク ドライブ装置	・両画面単密度使用(日立製 FDD 402)・500 K バイト/台・IBM 3740 フォーマット
高速ラインブリ ンタ (オブション, 将来)	 700 行/min 132 文字/min 活字インバクト方式

luator) モジュール および ASE BOX を追加することにより、リアルタイム で 68000 ユ ーザ システムをデバッグすることができる. ASE BOX 内の 68000 は、ユーザ システム の MPU として動作し、コンソール CRT 上のキーにより簡単にデバッグできる.

- e. EPROM ライタ EPROM ライタ モジュールを追加することにより、EPROM に対し、書込み、読出し、照合、プランクチェック、コピーができる。
- d. ハードティスク装置 ハードディスク装置を外部記憶装置として接続可能であ る。フロッビディスク装置に比べ、高速処理ができ、多くのプログラムおよび大規模なプ ログラムの開発が容易となる.

21.2 ソフトウェア構成

図 21.3 に H680 SD 300 のソフトウェアの構成を示す。 FDOS, EMS (Exective Monitor System), CRT エディタ、マクロアセンブラ、リンケージェディタ、FORTRAN コン バイラ、PASCAL コンパイラ、スーパ PL/H コンパイラが提供されており、 さらにシ



図 21.3 H 680 SD 300 のソフトウェア構成図

ンポリック デバッガなどのオブション機能の開発が進められている。 これら各ソフトウェアの内容については、22章で述べる。

H680SD300を使用して、FDOS、EMS のもとでユーザブログラムをデバッグする際、ブライマリメモリマップとセカンダリメモリマップの概念が必要となる。 ここでは図 21.4に示す H680SD300のメモリマップを用いて上記各概念について説明する。

\$000000	プライマリ メモリ領域 FDOS	\$000000 \$000010 \$000014 \$000024 \$000028	セカングリメモリ 領域 システムで使用 システムで使用	
RAM領域	・FDOSコマンド ・CRTエディタ ・マクロアセンブラ ・スーパPL/H ・FORTRAN ・PASCAL ・リンケージェディタ ・シンボリック デバッガ ・ASE ・ユーザ プログラム		ユーザ プログラム	
\$FE0000 \$FE8800 \$FEC800 \$FFFFFF	システムI/O EMS システムI/O	\$FFFFFF		注 1) H 680 SD 300 上のメモ リポードのスイッチを切り 教えることにより、メモリ を 6K パイト単位にプライ マリメモリ環境をにはラン でることができる。 注 2 RAM は 205 KB 単位 に環まが確する。

a. ブライマリメモリマップ ブライマリメモリマップの場合、ユーザブログラム は FDOS と同一領域にロードされ、ユーザモードとして実行させる。 したがってディッ 分容象のブログラムは、ユーザモードでなければならない。 この場合, FDOS のデバッ グコマンドを使用して、ユーザブログラムをディッグする。

b. セカンダリメモリマップ ・セカンダリ パモリマップの場合、FDOS の「SMLOAD」 コマンドにより、 フェッピア₄ スク上のユーザブログラムがセカンダリ パモリマップ上 ヒュードされる。 この場合、ユーザブログラムはスーパパイザモードおよびユーザモー ドの両力を使用することができる。 さらに 16 M パイトの全メモリ空間をユーザが使用することが可能である。 たちに 16 M のののの2(1)4 素地からの各 4 パイトは システムで使用し、ユーザは使用できない。 セカンダリメモリマッグの場合、EMS のグ パッグコマンドを使用してユーザブログラムをデバッグできる。

21.3 H 680 SD 300 の使い方

21.3.1 入出力機器の指定

H680 SD 300 は入出力機器としてフロッピディスタ, コンソール CRT およびプリンタ を備えている。これらの入出力機器の指定方法は本システムを使いこなす上で重要な点で ある。本システムの FDOS では、入出力機器の指定を次のように行う。

a. デバイスの指定方法

(1) フロッピディスク

#FD×× (××はドライブ装置の番号 00, 01, 02 および 03)

(2) CRT ディスプレイ

#CN×× (××:00および01)

(3) ログオンターミナル

カ、ファイルの指定方法 FDOS におけるファイル名の標準フォーマットは次のとおりである。

⟨ボリュール名⟩:〈ユーザ番号〉,〈カタログ名〉,〈ファイル名〉,〈拡張名〉, 〈保護キー〉

- (1) ボリュール名; フロッピディスクにつけた固有名 (1~4桁の英数字)
- (2) ユーザ番号 ; ユーザにつけられた固有番号 (1~9999の10進数)

- (3) カタログ名 ; ファイルを管理するための名前 (1~8 桁の英数字)
- (4) ファイル名 ;最も基本となるファイル名 (1~8桁の英数字)
- (5) 拡張名 ;ファイルの種類を示す記号(2桁の英字) システムで使用している拡張名は次のとおりである。
 - LO: ロードモジュールファイル
 - RO: リロケータブル オブジェクト ファイル
 - PA: PASCAL ソース ファイル
 - FT: FORTRAN ソースファイル
 - AL: アセンプラ ソース ファイル
 - SY: FDOS システム ファイル
 - CF: コマンド ファイル
 - LS: 言語プロセッサのリスト出力ファイル
 - PC: PASCAL 中間語ファイル LL: リンケージェディタのリスト出力ファイル
- (6) 保護キー ;ファイルの書込みに対する保護キー (2桁の数字)

21.3.2 システムの動作モード

H680SD300のソフトウェアには次の2つのモードがあり、それぞれ異なった方法で起動される。

- FDOS € − F
- (2) EMS €- F

FDOS モードでは FDOS システム ディスクが必要である。 H 680 SD 300 では図 21.3 に示すようなソフトウェアが5 枚のシステム ディスタに格納されている。必要に応じて、 各ディスクを使用することができる。 EMS モードでは FDOS システム ディスクは不要 である。上記 2つのモードの起動方法、停止方法については、本書では名略する。 メーカ から出版されているマニュアルを参考にされたい。

21.3.3 ソフトウェアの開発手順

H680SD300を使用したシステム開発手順を図21.5に示す。

- a. yフトウェアの作成 yフトウェアの作成は大きく次の<math>3ステップで行われる.
- (1) ソース プログラムファイルの作成
- (2) アセンブラおよびコンパイラの実行 アセンブラ, PASCAL, FORTRAN あるいはスーパ PL/H コンパイラによりオブジェクト モジュールを作成する.
- (3) ロードモジュールの作成 リンケージエディタを使用して、アセンブラやコ

ンパイラが出力したオプジェクトモジュールを絶対番地形式のロードモジュールに変換する。

b. デバッグの方法 H680 SD 300にけ次の3つのデバッグ機能がある。

(1) EMSによるソフトウェアデバ ップ酸能 EMSにはユーザブログラ ムのロード、メモリ内容の表示/変更お よびユーザブログラムの実行等のデバ ッグ機能がある。EMSの下では、ユー ザブログラムはプライマリメモリマッ プまたはセカンダリメモリマップ上の絶 対番地のアドレスにロードされた

(2) シンボリックデバッガによる ソフトウェアデバッグ機能 シンボ リックデバッガはFDOS下で稼働する デバッガで、ユーザフログラムのロー ド、メモリ内容の表示変更おたびニー ザプログラムの実行等のデバッグ機能 がある。シンボリックデバッガの下で はユーザプログラムはプライマリメモ リマップ(後にセカンダリメモリマップ もサボートする予定さあう」との論理ア ドレスにロードされる。また将来はPA



図 21.5 H 680 SD 300 によるシスム開発 手順

SCAL 等の高級言語のシンボルによるデバッグ機能も可能となる。

(3) ASE によるソフトウェア/ハードウェアデバッグ機能 ASE には H680SD 300 に接続したユーザシステムのハードウェアおよびソフトウェアの両方を同時にデバッグする機能がある。


その特徴は次のとおりである。

i) ユーザシステムのクロックで動作し、リアルタイムでソフトウェア、ハードウェア両方のデバッグが可能である。

246 21. 68000 マイクロコンピュータ開発支援装置

- ii) 2箇所のプレータポイントをハードウェアで設定できるので、リアルタイムプレータが可能である。
- iii) 125 ns ごとの高速トレース、MPU インターフェイス チェック、サイクル リセットによる 解析機能。タイムアウト チェック 酸能など多くのハードウェア チェック 機能をもっている。

アプリャーションブェアタムの効率良い問題を行うためには、サポートソフトウェアが充実していることが重要である。一例として、図2.21に日立駅作所の68000 用 ポートソフトウェスを示す、レシデットシステムとして、大部計算機 HTAC 杯 シリーズおよび IBM 370 用のものがある。またクロスシステムとして、大部計算機 HTAC 杯 シリーズおよび IBM 370 用のものがある。モトローラ社のサポートソフトウェアの京和は、メーカから出されている説明書を参考にされて、本書では、レジデントのなかから、いくつかのソフトウェアのにての帳頭を紹介しておく、



CANCEL QUERY ARGumenta

NOARGuments

CONTinue

TERMimate BSTOP

STOP

USEID

TIME

項番 分 額

19

21

10 7 P # 9 A

22 時刻管理

実行

WH DEFaults

22.1 FDOS (Floppy Disk Operating System)

FDOS は、大容量で、操作性のよい両面フロッピディスタを記憶媒体としたタスタ管理 機能、ショブ管理機能およびファイル管理機能を有し、スーパドL/H. FORTRAN、 PASCAL だどの言語フセッサ、ユーティリティならびにユーザブログラムを挟ーして 管理する。またハードディスタベースでルチブログラミングをサポートする機能も具 備している。ネの鉢をとして、

- (1) コマンドインタブリタ方式の採用により、会話形式でオペレーションができる。 また、よく用いる定型的なコマンド群を登録することにより、操作性を向上させることが できる。
- (2) プログラミングからデバッグまで、一貫してフロッピディスクベースでできる。 最大4台(2Mバイト)までのフロッピディスク(両面または片面単密度)をサポートする。
- (3) CRT エディタ、マクロアセンブラ、スーパ PL/H, FORTRAN, PASCAL リンケージェディタ、ASE、EPROM ライタおよび FDOS ユーティリティなどのプログラムを簡単に呼び出せる。

セション管理	(BREAK +-) LOGOF BYE	セションを開始する セションを終了する セションを終了する	
ジェブ管理	CHAIN RETRY PROCeed END	カタログドブロシジャの実行 アポートした現コマンドを再実行させる アポートした次のコマンドから銀行させる カタログドブロシジャによる実行を終了させる	

プログラムを密行させる

中断したプログラムを統行させる

プレークキーにより、プログラムを中断させる

ブレークキーにより、プログラムを止める

プログラムの実行を中断させる

CHAIN to 175 BATCH コマンド田スキュータかかゆする

CHAIN および BATCH コマンド用パラメータをリセットする

当該セションのディフォルト ポリューム ID,ユーザ番号の奈可

当該セションのディフォルト ポリューム ID,ユーザ番号の表示 現在日時を表示し、日付を変更する (ユーザ番号ののみ)

現在日時を表示し、時期を変更する (ユーザ番号0のみ)

表 22.1 FDOS 制御コマンド

表 22.2 FDOS ニーティリティ コマンド

項番	分 類	コインド	級	18
1 2 3 4	ファイル 管理	RENAME DEL DIR FREE	ファイル名の変更 ファイルの削除 ディレクトリの内容表示 ディスク空エリア数の表示	
5	イニシエー ション	INIT	ディスク システム テーブルの初期化	
6 7 8 9 10 11	ユーティリ ティ	BACKUP COPY CONV DUMP LIST MBLM	ディスタコピー/ベリファイ ファイルのコピー/ベリファイ M/IBM フォーマットのファイルを SD 30 ディスタ/ファイル内容の表示 ソース ファイルの表示 S タイプオブジェタトをベイナリファイル	
12 13 14	デバッグ 接他	PATCH DEBUG SMLOAD	ロード モジュールの修正 FDOS デバッグ コマンドへ制御を渡す セカンダリ メモリマップ上にオブジェクト	をロードする
15 16 17 18 19 20 21	ブログラミ ングシステム	E ASM PLH FORTRAN PASCAL PASCAL 2 LINK	CRT エディタへ削却を設け マタロアセンブラへ結論を設す スーペPL/Hへ削削を使す FORTRANへ動物を設す PASCAL フェーズ1へ削削を渡す PASCALフェーズ2へ削脚を渡す リンケージェディタへ削削を渡す	

表 22.3 DEBUG サブコマンド

項番	分 類	コマンド	BB 信息	
1 2	プレータ ポイント	BR NOBR	プレータポイント番地の指定,表示 プレータポイント番地の解除	
3 4 5 6 7 8	トレース および 条件プレータ	VA VM VL MC XM	オブシェン密密 (1) トレス (2) 特型アドレスのメモリ内容の一致/変化によるプレ (3) 特型アドレスのメモリ内容の一致/変化によるプレ エピアー・チェ件(3) の世俗創作法。東京 上記プレー・チェ件(3) の中の数型。東京 上記プレー・チェ件(3) の中の数型を表示 (例外処理等のブレー・チェートの	-9
9	プログラム 実行	G	現在の PC 香地からプログラムを実行	
10 11 12 13	メモリ, レ ジスタ内容 の表示変更	MD MM DF Ri	推定器地からのメモリ内容を指定個数表示 推定器地のメモリ内容を変更 全レジスタ内容表示 レジスタ内容表示 変更	
14 15 16	プリンタ 出力	AP MOP DP	ブリンタへ接続 指定番地からのメモリ内容を指定個数プリンタへ出力 ブリンタ切離し	
17 18 19	その他	EXIT QUIT ST	FDOS へ創算を移行 (ただしタスタは実行) 全てを終了し FDOS へ削算を移行 タスタのステータスを表示	

- 250 22. サポートソフトウェア
- (4) セクタ単位の効率的なスペース管理を行う。
- (5) ファイルをユーザ別に保護・管理する。
- (6) ユーザ プログラムを簡単に呼び出せる.
- (7) マルチタスク処理を行い、スループットの向上を図っている。
- (8) MMU (Memory Management Unit) を使用して、タスク対応に独立した論理 空間を与え、メモリの保護を実現している。

表 22.1、表 22.2、表 22.3 κ FDOS の制御コマンド、FDOS 下のファイルを管理する ユーティリティ コマンド、ユーザ プログラムのデバッグに用いる DEBUG サブコマンド のそれぞれを示す。

22.2 EMS (Executive Monitor System)

EMS は物理空間用のモニタで、プライマリマップおよびセカンダリマップ上でのプログラムのロードやデバッグを行う。また FDOS のプートストラップやプリンタへの出力機能などをもっている。

EMS の主な機能は次のようなものである.

- (1) 紙テープ上のオブジェクト プログラムのロード、メモリ内容のパンチおよび照合
- (2) アドレスストップの指定、解除および表示
- (3) プレーク ボイントの指定, 解除および表示
- (4) プログラムの実行,トレース
- (5) メモリ内容の表示,変更
- (6) レジスタ内容の表示,変更
- (7) プリンタへのハードコピー出力
- (8) プライマリマップおよびセカンダリマップの切換え
- (9) メモリのテスト
- (10) FDOS のプートストラップ

22.3 CRT エディタ

CRT エディタは、オペレーティングシステムの管理下で動作し、ソース プログラムの 作成や変更を CRT 画面上で行う。この CRT エディタはコマンド モードおよびページモ

251

ードの2つのモードをもあ、専用 CRT コンソールのカーノル機能。 側側用キャラタタおよびファンタン。 コンキーを用いて、ソースファイ ル内の文字や行の挿入、変更および 解除を行う。CRT ニディメの機器 構成を図 22.2に示す、機能の概要 は次のとおりである。




図 22.2 CRT エディタの機器構成

- (1) ページモード
 - (i) 文字の変更、削除、(ii) 行の挿入、削除、(iii) 1行スクロールアップ/スクロールダウン
 - (iv) 1ページスクロール アップ/スクロール ダウン
- (2) コマンドモード
 - (i) 文字列のサーチ, (ii) 文字列の変更

22.3 リンケージ エディタ

リンケージェディタは、別々にコンパイルおよびアセンブルされた複数のリロケータブ ルオブジェクトモジュールを結合し、1つのロードモジュールまたは1つのリロケータ ブルオブジェクトモジュールをつくる。このときセグメントの関性の決定、アドレス空 間の計覧、ライブラリの検索、み

部参照の解決、オブジェクトモジュールの再配置およびエラーメッセージの出力を行う。 さらにモジュールマップ、外部定義シンボルのテーブル、未定義または2重定義シンボルなどの情報もプリント出力する。

リンケージェディタの基本的 な処理は、次の2つである。

a. 外部参照関係の解決 別




図 22.3 リンケージェディタの入出力機器構成

別にコンパイルまたはアセンブルしたプログラム群の間で、別のプログラム中のシンボル を参照(これを外部参照とよぶ)することを可能とする。

b. モジュールの結合 別々にコンパイルまたはアセンブルしたブログラム群を、1 本のロードモジュールに編集、結合する。

図 22.3 に リンケージ エディタの入出力関連図を示す。

22.5 マクロアセンブラ

H680D300の FDOS 6 管理下電動作するマクロフセンブラの機器構成を図 22.4 に示 す. 68000 アセンブリ言語 で記述されたソース ブログラムをフロッセディスタより入力し て、機械語に翻訳し、絶対配置 (アブソリュート) または再配置可能 (リロケータブル) なオブジェクト モジュールに編集して出力する。

主な特長は次のとおりである。

- (1) マクロ機能により、コーディングが簡略化される。(2) 条件付アセンブリングにより1
- つのプログラムを多目的に利用できる。
 (3) リロケータブルなオブジェクト
 の作成が可能なため、1つのプログラム
- をモジュール単位に分けてアセンブル し、リンケージェディタにより結合およ び絶対番地の割当てをすることができる。



図 22.4 マクロアセンブラの機器構成

- (4) リストおよびオブジェクトはアセンブラ制御命令によって制御できる。
- (5) 標準登録シンボル数;2000 個
- (6) 標準アセンブルステップ数:8000ステップ

マクロアセンプラのコマンド、制御命令の詳細は、メーカから出版されているマニュアル類を参照されたい。

22.6 FORTRAN

68000 用の FORTRAN は、FORTRAN 77 のサブセットに、ビット処理機能を追加し

た高級言語である。この コンパイラは、 ソース プログラムをリロケータブルなオブジェ カトモジュールに変換する。データのタイプは、整数形(2パイト、4パイト)、実数形 (4パイト)、 論理形および文字形がある、 それぞれ変数または配列として使用できる。 一方メモリ内のデータをファイルとして扱える内部ファイル機能があり、印字するデータ の編集が容易になっている。また構造化プログラミングがしやすい機能や3角関数, 双曲 線関数で代表される多くの組込み関数等が備えられている。さらにビット処理を行うサブ ルーチンもある.

22.7 PASCAL

PASCAL は、N. Wirth によって設計された高級言語である。 系統的にプログラムを 設計したり、アルゴリズムを記述したりするのに適している。その特徴は、データタイプ として配列、レコード、集合、ファイル、ポインタ形をもつなど、論理的によく整理され たものとなっている点である。また条件文や繰返し文の種類にみられるように、洗練され た制御機造は、機造化プログラミングに適したものとなっている。

68000 用の PASCAL は、いわゆる標準 PASCAL とよばれる仕様 (UCSD 仕様) に、 68000 アーキテクチャの特長を十分発揮できる特有な機能を追加している。

言語機能の概要は次のとおりである.

- (1) 13 種類の形定義が使用できる: 符号付整数形 4 パイト (ロングワード), 符号 付整数形2 バイト (ワード), 符号付整数形1 バイト (バイト), 部分範囲形, スカラ形, 配列形、レコード形、集合形、ファイル形、文字列形、ポインタ形、文字形、論理形
- (2) 変数は、上記一般形を宣言でき、またプログラマ自身が自由に構成することも可 能である.
- (3) 油氧には、NOT 油氧記号、 乗法演算記号 (*, DIV, MOD, AND), 加法演算 記号 (+, -, OR), 関係演算記号 (=, <>, <, >, <=, >=, IN) が使用できる.
- (4) 代入文、手統含文、GOTO文、空文、EXIT文、複合文、WITH文、IF文、 CASE 文、繰返し文 (WHILE 文、REPEAT 文、FOR 文), 入出力文等の実行文が使用 できる.
- (5) 手続きには、関数形手続きと、サブルーチン形手続きとがあり、各手続きは、再 傷的呼出し可能 (RECURSIVE) で、FORWARD 属性を使用することで、手続きをコ ンパイル単位の外に拡帯することもできる。

(6) プログラム中で宣言するすべての変数、手続き、ラベルは、その有効範囲をもつ ことができる。

PASCAL の観略を次のプログラム例を用いて説明する。

Program Call (input, output);	(I)
var i, m, n: integer;	2
procedure cube;	3
begin $n := m * m * m \text{ end};$	(4)
begin for, i: =1 to 10 do	(8)
begin read (m); cube; writeln (n); end;	(G)
end	-

- ① ブログラム頭部; 識別名 Program から始まり, プログラム名 Call, ブログラム バラメータ名 input, output と続く. input, output は基準ファイルとよばれる.
- ② 変数宣言部:ローカルに変数を定義する。この例では、変数名i,m,nに対して整数形を定義している。
- 手続き宣言部の頭部:手続き名と引数 (オブション) を指定する。 ブログラム名 Call の実行文 ® 以前に使用する手続きがすべて宣言されていなければならない。
- 手続き cube の実行文部;複合文の形(⑤で説明)をとり、m³の値をnに代入している。
- ⑤ プログラム名 Call の実行文部; begin で始まり ⑤ の end で閉じている。この形を 複合文とよび、囲まれた各実行文が、1つのまとまりをもつ、第 1 実行文の for 文 は次の実行文を 10 回線り返す役割をする。この例では、該当実行文が複合文の形 をしているので、全体が10 回線り返される。
- read (m) は、基準ファイル input から、変数 m に整数を読み込む。読み込んだ値を手続き cube を引用して3 乗値を n に求める。 求めた n を writeln (n) によって基準ファイル output へ出力する。
- ① 最も外側の複合文 (第1レベル) を終了するときには end にピリオドを付記する。

22.8 スーパ PL/H

スーパ PL/H は浅用高級言語 PL/I からマイクロコンビュータの応用システム記述に 必要な機能を抜粋し、さらにマイクロコンビュータ特有の機能を付加して構成した言語で ある。また8ビットマイクロコンビュータ6800 用の PL/H との上位互換、インテル社 の 16 ビット マイクロコンピュータ 8086 用の PL/M 86 との互換性も考慮されている。 さらにフロータブル機能!, 3 次元配列, 3 レベル構造体なども可能である。

PL/H は、アセンブラ言語に比べプログラムが読みやすく、少ないステップ数で記述できるため、プログラムの生産性と品質の向上を期待できる。

ソースプログラムファイルから 入力したスーパ PL/H のプログラムは文とよばれるプログラムを記述する要素の集まりで構成される。 これらの文はスーパ PL/H ロンパイラ によって、記憶数を確保したり、プログラムの機能を実現するための機械語の列に翻訳され、オブジェクトモジュール ファイルに格納される

スーパ PL/H 言語の機能概要は次のとおりである.

- (1) 7種類のデータ形を使用できる 符号なし整数形1バイト(バイト), 符号な し整数形2バイト (ワード), 符号付整数形2バイト, 符号付整数形4バイト, 実数形, ビット形, ボインタ形
 - (2) 変数はスカラ変数、3次元までの配列、3レベルまでの構造体として宣言できる。
- (3) 演算は算術演算(+, -, *, /), 比較演算(<>>, =, >=, <=, >, <), 絵理演算(NOT, AND, OR, XOR), 番地参照演算(@)が可能である。
- (4) 代入文、CALL文、RETURN文、GOTO文、FF文、単純 DO文、 反復 DO 文、DO-WHILE文、DO CASE文、 機械依存文(HALT, ENABLE, DISABLE, TESTANDSET)等の実行文が使用できる。
- (5) 手続きには関数形手続きとサブルーチン手続きとがあり、再入可能属性 (REEN TRANT) を指定することができる。さらにサブルーチン形手続きには、割込み属性 (INTERRUPT) を指定することができる。
- (6) ブロックの中で宣言するすべての変数、手続き、ラベル、マクロは有効範囲をもつことができる。
- (7) 外部名定義属性 (PUBLIC) と外部名参照属性 (EXTERNAL) を用いて変数, および手続きの有効範囲をコンパイル単位の外に拡張できる。
 - (8) 組込み関数,組込み手続,組込み変数を使用できる.
 - (9) マクロ、INCLUDE ライブラリを使用できる.

スーパ PL/H の概略を次のプログラム例を用いて説明する.

[†] ロード モジュール (たとえば ROM 化したプログラム) をフドレス空間のどこに割り当ててもよ いという機能

EX1:DO:

/* FOUR RULES OF ARITHMETIC */ DECLARE (A,B,C,D,E,F) WORD;

A=25:/* A AND B ARE NON-NEGATIVE */

(II)

(2)

(3) (4)

(5)

(6)

(8)

(9)

(10)

B= 8:/* INTEGER LESS THAN 65536 */ C=A+B:

D=A-B:

E=A * B: F=A/B:

END;

11 ① プログラムは EX1: のように 〈プログラム名〉: (コロン) で始まり、次に DO: が練く。 この DO: と最後の END; の間がプログラムである。 1行目のような行 を単純 DO 文といい, END; までを一般に単純 DO ブロックとよぶ。

② /*と*/で囲まれた部分を注釈という。 コンパイラがプログラムを機械器に翻訳 するときは空白として処理する

③ プログラムの中で使用する6個の変数を宣言している。このような文を宣言文とい

 宣言文は記憶場所を確保するためのもので、その変数が使用される前に宣言」。 ておく必要がある. AからFまでの変数は WORD 形であることを示し、それぞ れに2パイト (16ビット) ずつの記憶領域が割り当てられる。

② 空白行.プログラムを読みやすくするために挿入してある。

⑥ 代入文、右辺の値を左辺 A に代入する、DO 文や宣言文と同様に、代入する: (セミコロン) で終る。この行は代入文の後に注釈をともなっている。

⑥ 変数 B に値8を代入する。

⑦ Aの値にBの値を加え、その結果の値をCに代入する。

® A の値から B の値を引き、その結果の値を D に代入する。

③ Aの値とBの値を掛け、その結果の値をEに代入する、乗算の結果は上位ワード を切り捨てた値となる.

⑩ Aの値をBの値で割り、その結果の値をFに代入する。除算の結果は小数点以下 を切り捨てた値になる.

(ii) END 文. 1行目の DO 文と対応してプログラムの範囲を表す。

付 録

付録として、288~261 ページに実行命令オペランド一覧表を、262~266 ページにオペ レージェソコード一覧を掲げる、実効アドレス形式については表 4.1 を参照されたい(45 ページ)、たお、オペレーショソコード一覧表に用いられる用語の定義は以下のとおりで ある。

55.	
サイズ	
	0 1 7 - 1
	10 ロングワード
R/M	(レジスタ/メモリ): レジスタ-レジスタ=0, メモリ-メモリ=1
dr	(direction): 右シフト=0, 左シフト=1
.,	(1011) 1 2 (10) 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

_			ソースオペランド													÷
項番	* *	2 %	Dn	Αn				An 9	An e	Ť.	PCG	PCO	#	SR	Dn	Ar
1	ABCD	1 0 流力(第	0									- APO			0	
-			-	-	-	-	0	-	-	-	L	-	_		_	_
	ADD	3 進力の第	100	0	0	0	0	0	10	0	0	0	0	_	0	-
	ADDA	アドレスデータ加算	10	0	0	0	0	0	0	0	0	0	0	-	-	-
2	ADDI	イミディエイトデータ加算	۲	-	-	10	-	10	10	V	0	-	0	-	0	0
	ADDQ	クィック加算	H	+			-	-	+	+		-	0	-	0	OF
	ADDX	エクステンドビット付加算	0				0								0	0
3	AND	論取積	0		0	0	0	0	0	0	0	0	0		0	
			0	-	L.	-	_	_		_						
	ANDI	イミディエイト データ論理検	-	H	-	-		H	H	-	-		0	Н	0	-
	ASL		0												0	
4	ASR	算術シフト	-							-			0		0	
	Всс	条件付分 岐	-				_						_		-	Н
5	BRA	無条件分岐	-		_		_						-		-	-
	венс	ピット反転	0				_		E				0		0	
	BCLR	ピットクリア	0										0		0	
6	BSET	ピットセット	0										_		0	
	втят	ピットテスト	0				_						0		0	_
2	BSR	サブルーチン分岐			_			_	_	_			0	\perp	0	
8	CHK	パウンダリチェック	0		0	0	0			_		~	_	-	_	
0	CLR	オペランドクリア	9		0	U	0	0	0	0	0	0	0	-	0	
Ť	CMP	オペランド比較	0	(21)	0	0	0	0	0	0	0	0	0	=	0	-
	CMPA	アドレスデータ比較	0	0	0	Ö	ŏ	0	0	0	0	0	0	-	9	0
10	CMPI	イミディエイトデータとの比較	-	-			-	-		_	-	-	0	-	0	_
	CMPM	メモリーメモリ比較				0							~		~	
11	DВсс	減算付条件分數	0											-		_
12	DIVS	符号付除算	0		0	0		0	0	0	0	0	0	\neg	0	_
1.0	DIVU	符号なし除算	0		0	0	0	0	0	0	0	0		_	0	_
	EOR	排他的論規和	0												0	
13	EORI	イミディエイトデータとの 排他的論理和	-				_						0		0	
14	EXG	レジスタ交換	0	0								1		1	0	0
15	EXT	符号拡張	_	ŭ	_									_	0	J
16	JMP	無条件ジャンプ	-	-										=†	-	
17	JSR	サブルーチンジャンプ	-				_					=		=		
18	LEA	実効アドレスロード			0			0	Ò	0	0	0				0
19	LINK	スタックリンク												_	\neg	
20	LSL	熱性シフト	0										0		0	
.,	LSR	Motor C. L.	-	\vdash	-		-	-		-	-	-	4	\rightarrow	의.	_

	-	- F	/2-	20	91	27	12	タサ	デー		K	. >	13 3	* *			* -	. ,	スラ
*	佣	С	v	z	N	х	L	w	В	SR	#		POD			An ©	An@		
		*	υ	*	υ	*			0	-	_	-				_	0		
		*	*	*	*	*	0	0	0	_				0	0	0	0	0	0
-		-	-	-	-	-	0	0			_					_		_	_
		*	*	*	*	*	0	0	0					0	0	0	0	0	0
サイスの場合は不	田	*	*	*	*	*	0	0	0					0	0	0	0	0	0
		*	*	*	*	*	0	0	0	-	_	-		-	-	-	0	-	_
		0	0	*	*	-	0	0	0		_			0	0	0	0	0	0
の場合、ワー	SREE	-					-	_		_	_	-	-	0	0	0	0	0	0
	サイズは	0	0	*	*	-	0	0	0	0								_	_
		*	*	*	*	*	0	0	0		_								_
			_					L	_			_		0	0	0	0	0	0
		-	=	-	-	-	_	0	0	_	_	0	0						
		-	-	_	-		-	0	0	-		0	0	0	0	0	0	0	_
		-	-	*	-	-	0		0						0		0	0	0
		-	-	*	-	-	0		0	-	-	-	-	0	0	0	0	0	00
		-	-	*	-	-	0		0					0	0	0	0	0	0
		-	-	*	_	_	0		0			0	0	0	0	O	0	0	0
		-	_	-	_	-	ŭ	_	0	_	_	0	0	0	0	0	0	0	0
		U	U	U	*	-	-	0	Q	-	-	0	0	-	-	_	_	-	-
		0	0	1	0	1	0	0	0	-	-	-	-	0	0	0	0	0	0
Hサイズの時,不	(31)/14	*	*	*	*	-	0	0	ŏ		-	-	-	-	1	0	0	-	-
	0.00	*	*	*	*	-	0	0	-		-	-	-	-	\vdash	-	-		-
		*	*	*	*	-	0	0	0			-	-	0	0	0	0	0	0
		*	*	*	*	-	0	0	ō					Ť	Ť	ř	ř	0	_
		-	-	-	-	-		0				0	0					1	
		0	*	*	*	-		0								$\overline{}$		т	Н
		0	*	*	*	-		0											Т
		0	0	*	*	-	0	0	0					0	0	0	0	0	0
イズの場合。	ワードサ 複合令	0	0	*	*	-	0	0	0	0		F	F	0	0	0	0	0	0
		-	-	-	-	-	0			É		F						E	
		0	0	*	*	-	0	0		-	-	-	-	-	-	-	-	-	\vdash
		-	-	-	-	-	Ĕ	Ĕ	1=	\vdash		0	0	0	0	0		_	0
	-	-	-	-	-	-	F		=			Õ	ŏ	O	0	0			0
		-	-	-	-	-	0		T				Ť	1	1	1			ŕ
		-	-	-	-	-	Ė		-		0								
		*	0	*	*	*	0	0	0		Ė			0	0	0	0	0	0

г		T	ソースオペランド												_	_
項		8 R	\vdash			Т	_	-	·				_	_	-	- 5
器	10 10	8 pt	Dn	An	AnG	MA	An [©]	And	An@ Ri,d		PCe	PO6	*	SR	Dn	Ar
П	MOVE	転送	0	10	0	0	0	0	0	0	0	0	0	1	0	-
		C C Rへの転送	0	Т	0	0	0	0	0	0	0		0		Ť	-
		SRへの転送	0		0	0	0	0	0	0	0	0	0			1
		SRからの転送								-	-		-	0	0	\vdash
		USPとの転送	F	0			- U	S	P-		F					0
21	MOVEA	アドレスデータの転送	0	0	0	0	0	0	0	0	0	0	0		Н	0
	MOVEM	複数レジスタの同時転送	F	F	0	0	Z	9	0	2	0	0		Ε	_	Ľ
	MOVEP	外部8ピット バスデータ転送	0				_	0							0	F
	MOVEQ	クイックデータ転送											0		0	
žn.	MULS	符号付乗算	0		0	0	0	0	0	0	0	0	0		O	
	MULU	符号なし乗算	0		0	0	0	0	0	0	0	0	0		O	
23	NBCD	10進符号反転	-				_					-	Ė	F	0	
24	NEG	2 進符号反転	-											-	0	
	NEGX	エクステンドピット符号反転	-								_			-	0	
25	NOP	ノーオペレーション	_								-			-	-	_
26	NOT	論理否定	1-								Ξ				0	
27	O R	論理和	0		0	0	0	0	0	0	0	0	0		0	
	ORI	イミディエイトデータと の論理和					-	_					0		0	_
18	PEA	実効アドレスのスタック	_	-							-			-		
29	RESET	外部デバイスのリセット	_								-		-	-1	\exists	_
	ROL ROR	ローテート	0										0		0	
30	ROXL ROXR	エクステンドビット付ローテート	0										0		0	
81	RTE	例外処理からのリターン						-		-	-			-	\rightarrow	_
32	RTR	cc回復リターン			-									-	-	=
13	RTS	サブルーチンからリケーン						-						=+	-	=
34	SBCD	10進減額	0				0								0	
3.5	Scc	条件付せット	0	-	0	0	ŏ	0	0	0	-			\dashv		_
35	STOP	ストップ			-	~	Ť	~	~	~	-		0	\dashv	-1	Ξ
	SUB	2 送減算	0	Ó	0	0	0	0	0	0	0	0	0		0	
ı	SUBA	アドレスデータ披飾	Ö	0	0	0	0	0	0	0	0	0	0	\dashv	-	0
	SUBI	イミディエイトデータ被算				-	~	-	~	~	~	~	ŏ	-	0	_
1	SUBQ	クィック被算				_	\neg	-	\rightarrow	_			ŏ	\dashv		-(E)
	SUBX	エクステンドピット付被算	0			-	0							1	0	_
88	SWAP	レジスタ半節交換					~							=	0	-
39	TAS	テストアンドセット													8	_
60	TRAP	トラップ					=	=		_				=†	~	-
61	TRAPV	オーバフロートラップ					=							-	_	_
12	TST	テスト				=								=+	0	-
63	UNLK	スタックアンリンク												=+		0

スティーションド																		12	RK 201
O O O O O O O O O O										_	7-	94	イズ	27	14.	v s	ンコ	- F	
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○	And	AN	-AnG	Ane	An@	000	PC6	POS Ri.d	#	SR	В	w	L	x	N	z	v	С	個 考
	0	0	0	0	0	0					0		0	-	*	*	0	0	
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○	┡	-	_		_	_	_	_	_		_							*	
	ļ.,	L.	L.	-	_	1	_	_	_	0	_				*			*	特権命令
	0	0	0	0	0	0	<u> </u>	-	_	_	⊢	0		-	-	-	-	-	
○ ○ ○ ○ ○ ○ ○ ○ ○ ○			- U	S	P.	E		E		E	L		0	-	-	-	-	-	特権命令
	_	_									L	0	0	-	-	-	-	-	
		ļ.,					_	-			1	0	0	l _	l _	-	_	_	
O O O O O O O O O O	-	9	7		9	2	١.				_	_	_	╙					
O O O O O O O O O O			-	0					H	H		0	0	-	-	-	-	-	
O O O O O O O O O O													0	-	*	*	0	0	
O O O O O O O O O O												0		-	*	*	0	0	
O O O O O O O O O O		-										0		-	*	*	0	0	
O O O O O O O O O O		0		0	0	0					0			*	U	*	U	*	
O O O O O O O O O O											0	0	0	*	*	*	*	*	
O O O O O O O O O O	0	0	0	0	0	0					0	0	0	*	*	*	*	*	
O O O O O O O O O O											-		F	-	-	-	-	-	
Q	0	0	0	0	0	0					0	0	0	-	*	*	0	0	
	0	0	0	0	0	0	F	H	F		0	0	0	-	*	*	0	0	
O O O O O O O O O O	0	0	0	0	0	0					0	0	0	-	*	*	0	0	
O O O O O O O O O O										0	0	(£)	1	-	*	*	0	0	STITT- PROCESSE A STREET
O O O O O O O O O O O O O O O O O O O	0			0	0	0	0	0					0	-	-	-	-		ELD 1 1 7 11 10 C D 19 HING!
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0			-	-	-		H	-	-	-	-			-	-	-	-	-	特権合合
											0	0	0	-	*	*	0	*	
O O O O O O O O O O	0	0	0	0	0	0					_								
											0	0	0	*	*	*	0	*	
	0	0	0	0	0	0	_	-	_		_			_	L				
					F					\vdash	=		=						特権命令
O O O O O O O O O O											-		=	*					
					F				=	\vdash	_		-	-	F	-	_	-	
			0								-			*					
O O O O O O O O O O			=											-	_	_	_	_	
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0			_	=	=						_		_	*	*	*	*	*	
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0	0	0	0	0					0	0	0	*	*	*	*	*	(注) パイトサイドの場 合, 不可
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0												0		-	-	-	-	-	
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0											0	0	0	*	*	*	*	*	17
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0	0	0	0	0	_			_	0	0	0	*	*	*	*	*	性パイトサイズの場合。不可
O O O O O O O O O O O O O O O O O O O			0	_			-	Н	-	Н	0	0	0	*	*	*	*	*	
00000000000												0		-	*	*	0	0	
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0	0	0	0	0					0			-	*	*	0	0	
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0									0		-		-	-	-	-	-	-	
										-1	Ξ		-	-	-	-	-	-	
	0	0	0	0	0	0					0	0	0	-	*	*	0	0	
											-		-	-	-	-	-	-	

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ABCD	1	1	0	0		estinatio Register		1	0	0	0	0	R/M	Sou	roe Reg	ister
	R/M	(regist	er/me	mory):				=0,	nemor	y — n	nemor	y = 1				_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADD	1	1	0	1		Register	,	C	p-Mod			Е	ffective	Addre	ess	
	В	w	p-Mod L													
	100	001 C	10	Dn + 8 EA + 0	$\ni n \rightarrow E$	EA:										
	-	011 1	11	An + 1	A → /	An .										
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0_
ADD Immediate	0	0	0	0	0	1	1	0	Si	20		E	ffective	Addn	255	
	15	14	13	12	11	10 Data	9	8	7 Si	6	6	4	3 Hective	2	1	0
ADDQ	0	,		,	_	Data			- 01	2.00	-	-	THECOME	703011	200	_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDX	1	١,	0	1		estinati		1	s	70	0	0	R/M	Sou	rce Re	pister
ADDX		(renirt	ar/ma	mory)		Registe					nemor	v = 1				
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AND	1	1	0 p-Mod	0	_	Registe			p-Mod	е	_		ffective	ADDI	ess	
	000		10	Dn ∧	FA-+	Do										
	100	101 1	10	EA ^	Dn→	EA										
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AND Immediate	0	0	0	0	0	0	1	0	Si		Ė		ffective			
							-				-					
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bcc	0	1	1	0	_	Conc	Sition	-	_	-	81	olt Dis	placeme	nt		
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BIT操作Dynamic	0	T 0	13	10	_	Registe		1		pe eq	-		ffective			-
D11 2011 - 2110																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BIT操作Static	0	0	0	0	1	0	0	0	Ty	pe		E	ffective	Addre	ess	
	Bit T	voe C	odes:	TST =	00. C	HG = 0	01. CL	R = 1	D. SET	- 11						
	15	14	13	12	11	10	9	8	7	6	5	4	3 placem	2	_1_	0
BSR	0	11	1	0	0	0	0	1	_		8	DIT UI	pracem	ent		
СНК	15	14	13	12	11	10 Registe	9	8	7	6	5	4	3 Hective	2 Addr	1	0
CHK		1.	10	10	_	negisti	-	-	-	1 0	_		ective		-	
				12		10	9	R	7	6	5	4	3	2	1	0
CLR	15	14	13	12	11	10	1	0	<u> </u>	ize	ь	_	ffective		_	
OL.	ٿ	1	1-	-	-	-	-	-			-	_				

	. 15	14 13	12	11	10	9	8	7	6	5	4	3	2	1	0	
CMP	1	0 1	1		Registe	r		Op-Mos	Se		E	ffectiv	e Addre	155		
	ви	Op-Moo														
	000 00	1 010	Dn-E	A												
	15	14 13	12	11	10	9	8	7	6	5	4	3	2	1	0	
CMP Immediate	0	0 0	0	1	1	0	0	Si	ze		Е	ffectiv	e Addre	155		
		14 13	12	11	10	9	8	7	6	5	4	3	2	1	0	
CMPM	1	0 1	1		Register		1	Si	28	0	0	1		Register		
		1 0	12	11	10	9	8	7	6	5	4	3	2	1	0	
DBcc	0	1 0	1	_	Cond	ition		1	1	0	0	1	ļ .	Register		
	15	14 13	12	11	10	9	8	7	6	5	4	3	2			
DIVS		0 0	0		10 Register		1	1	1	5			e Addre	1	0	
DIAS		- 10		-	14312161	_		<u>'</u>	<u>'</u>	_		res DW	, Addre	***		
	15	14 13	12	11	10	9	8	7	6	5	4	3	2	1	0	
DIVU		0 0	0		Register		0	1	1	Ť			e Addre		Ť	
B.110			_	-						-	-			-		
	15	14 13	12	11	10	9	8	7	6	5	4	3	2	1	0	
EOR	1	0 1	1		Registe	,	1	S	ze		8	ffectiv	e Addre	155		
	-															
	15	14 13	12	11	10	9	8	7	6	5	4	3	2	1	0	
EOR Immediate	0	0 0	0	1	0	1	0	S	ize			ffectiv	e Addre	155 1,		
		14 13	12	11	10	9	8	7	6	5	4	3		1	0	
EXG Address	1	1 0	0	Add	ress Re	gister	1	0	1	0	0	1	Adde	ess Reg	ster	
	15	14 13	12	11		9		7	6	L	4					
EXG Data	15	1 0	0		10 ta Regi		8	0	1	5	0	3 û		1 ta Regis	0	
EXG Data	-	1 0	10		oa rogge		Ŀ.		Ŀ.	-		-	- Can	ie nega	NOT	
	15	14 13	12	11	10	9	8	7	6	5	4	3	2	1	0	
EXG Memory	1	1 0	0		ta Regi		1	1	0	0	0	1		ess Reg		
			_							-				-		
	15	14 13	12	11	10	9	8	7	6	5	4	3	2	1	0	
EXT Long	0	1 0	0	1	0	0	0	1	1	0	0	0	F	Register		
		14 13	12	11	10	9	8	7	6	5	4	3	2	1	0	
EXT Word	0	1 0	0	1	0	0	0	1	0	0	0	0	F	Register		
	15	14 13	12	11	10	9	8	7	6	5	4	3		1	0	
JMP	0	1 0	0	1	1	1	0	1	1	L	E	ffectiv	e Addre	165		
	15	14 13														
JSR	0	1 0	1.2	11	10	9	8	7	6	5	4	3		1	0	
JON	0	, 10	10	L.			10	L.	10		E	rective	e Addre	ress		
	15	14 13	12	11	10	9	8	7	6	5	4	3				
LEA	6	1 0	0		Registé		1	1	1	5			2 e Addre	1	0	
	٠	. 1 0		-		-	-	-	<u>-</u>			ier DW	n Addre	33		

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINK	Lo	1	0	0	1	1	1	0	0	1	0	1	0	_	Register	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					··			nation	<u> </u>		Ť	-		urce		Ť
MOVE Byte	0	0	0	1		Registe		1	Mode			Mode		1	Register	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOVE from SR	0	1	0	0	0	0	0	0	1	1		Et	fective	Add	ress	
				-		-					-	-				
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOVE from USP	0	1	0	0	1	1	1	0	0	1	1	0	1	Ė	Register	Ť
MOTE ITOM CO.							_									_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			_	_	r:	- 10	Destin		<u> </u>		Ť	-		urce		Ť
MOVE Long	0	0	1	0		Registe	r		Mode			Mode	30	l	Register	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOVEM EA to Registers	0	1	0	0	1	1	0	0	1	Sz		ε	ffectiv	e Add	ress	
										-						
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOVEM Registers to EA	0	1	0	0	1	0	0	0	1	Sz		E	fective	a Add	ress	
		_	-	-	-							-				
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOVEP	0	0	0	0		Registe	r		Эр-Мос	ie .	0	0	1	Т	Register	
												_	_			
	Op-Mi	ode; W	ord to	Reg = 1	100, L	ong to I	teg = 1	01, Wc	rd to f	Asm = '	110, L	ong to I	Mem =	111		
	Op-Mi	ode; W	ard to	Reg = 1	100, L	ong to I	teg = 1	01, Wc	rd to I	Asm =	110, L	ong to I	Viern =	111		
	Op-Mi	ode; W	ord to	Reg = 1	11	ong to I	teg = 1	01, Wo	rd to f	Asm =	5 s	ong to I	Viem =	111	1	0
MOVEQ					11		9						3		1	0
MOVEQ	15	14	13	12	11	10	9	8				4	3		1	0
MOVEQ	15	14	13	12	11	10	9	8				4	3			0
MOVEQ	15	14	13	12	11	10 Registe	9	8	7	6	5	4 Da	3 ta	2	1	
	15	14	13	12	11	10 Registe	9	8 0	7	6	5	4 Da	3 ta	2	1	
	15	14	13	12	11	10 Registe	9	8 0	7	6	5	4 Da	3 ta	2	1 ress	
	15 0 15	14 1	13	12 1 12 0	11 0	10 Register	9	8 0 8 0	7 7 1	6	5	4 En	3 3 Hective	2 9 Add	1 ress	0
MOVE to CCR	15 0 15 0	14 1 14 1	13 1 13 0	12 1 12 0	11 0	10 Register 10	9 0	8 0 8 0	7 7 1	6 1	5	4 En	3 ta 3 Hective	2 9 Add	1 ress	0
MOVE to CCR	15 0 15 0	14 1 14 1	13 1 13 0	12 1 12 0	11 0	10 Register 10	9 0	8 0 8 0	7 7 1	6 1	5	4 En	3 ta 3 Hective	2 9 Add	1 ress 1	0
MOVE to CCR	15 0 15 0	14 1 14 1 14	13 1 13 0	12 1 12 0 12 0	11 0 11 0	10 Register 10 1	9 0 9 1	8 0 8 0	7 1 7	6 1 6 1	5	4 E1	3 3 Hective 3 Fective	2 s Add	1 ress 1	0
MOVE to CCR	15 0 15 0 15 0	14 1 14 1 14 1	13 1 13 0 13 0	12 1 12 0 12 0	11 11 0 11 0	10 Register 10 1 1 10 10 10	9 0 9 1	8 0 8 0 8	7 7 1 7	6 1 6	5 5	4 En	3 Hective 3 Hective 3	2 s Add	1 ress	0
MOVE to CCR	15 0 15 0 15 0	14 1 14 1 14 1	13 1 13 0 13 0	12 1 12 0 12 0	11 11 0 11 0	10 Register 10 1 1 10 10 10	9 0 9 1	8 0 8 0 8	7 7 1 7	6 1 6	5 5	4 En	3 Hective 3 Hective 3	2 s Add	1 1 ress 1 Register	0
MOVE to CCR MOVE to SR MOVE to USP	15 0 15 0 15 0	14 1 1 14 14 1 1 14 14 14 14	13 1 13 0 13 0	12 1 1 12 0 0 12 0 12 12 12 12	11 11 0 0 11 11 11 11	10 Register 10 1 1 1 10 10 11 10 10	9 9 0 0 9 1 1 9 1 Cestin	8 0 0 8 0 0 8 8 oo 0 0 0 0	7 1 1 7 7 0 0 7	6 1 6 1	5 5 5 1	4 Ef 4 0 4	3 3 Hective 3 3 Fective 3 0	2 2 a Add 2 2 Add 2	1 1 ress 1 Register	•
MOVE to CCR	15 0 15 0 15 0	14 1 1 14 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	13 1 13 0 13 0	12 1 1 1 2 0 1 2 0 1 2 0 1 2 0 0	11 11 0 0 11 11 11 11	10 Register 10 1 1 10 11 10 11	9 9 0 0 9 1 1 9 1 Cestin	8 0 0 8 0 0 8 8 oo 0 0 0 0	7 1 1 7 1 0	6 1 6 1	5 5 5 1	4 E1 4 E1 4	3 ta 3 Hective 3 3 O 3	2 2 a Add 2 2 Add 2	1 1 ress 1 Register	•
MOVE to CCR MOVE to SR MOVE to USP	15 0 15 0 15 0	14 1 1 14 1 1 14 1 1 1 1 1 1 1 1 1 1 1	13 1 13 0 13 0 13 0	12 1 12 0 12 0	11 0 11 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1	10 10 1 1 10 10 Registe	9 0 9 1 1 9 1 Destir	8 0 8 0 0 8 8 ottoor	7 7 1 1 7 7 0 0 7 Mode	6 1 1 6 1 1 6	5 5 5 1 5	4 En	3 3 Hective 3 Fective 3 0	2 a Add	1 ress 1 Register 1 Register	0
MOVE to CCR MOVE to SR MOVE to USP MOVE Word	15 0 15 0 15 0 15 0 15 0 15 0	14 1 1 14 1 1 14 1 1 14 0 0 14	13 1 13 0 13 0 13 1 1 1	12 1 12 0 12 0 12 0	11 0 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	10 Registe 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	9 0 0 9 1 1 9 Destir	8 0 8 0 8 0 0 8 8 Mattion 8	7 7 1 1 7 7 0 7 Mode 7	6 1 1 6 1 6 6	5 5 5 1	4 Da 4 E H 4 4 0 0 4 4 Mode 4	3 3 Hective 3 0 3 Sou	2 2 s Add	1 ress 1 Register 1 Register 1	•
MOVE to CCR MOVE to SR MOVE to USP	15 0 15 0 15 0	14 1 1 14 1 1 14 1 1 1 1 1 1 1 1 1 1 1	13 1 13 0 13 0 13 0	12 1 12 0 12 0	11 0 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	10 10 1 1 10 10 Registe	9 0 0 9 1 1 9 Destir	8 0 8 0 0 8 8 ottoor	7 7 1 1 7 7 0 0 7 Mode	6 1 1 6 1 1 6	5 5 5 1 5	4 Da 4 E H 4 4 0 0 4 4 Mode 4	3 3 Hective 3 Fective 3 0	2 2 s Add	1 ress 1 Register 1 Register 1	0
MOVE to CCR MOVE to SR MOVE to USP MOVE Word	15 0 15 0 15 0 15 0 15 0 15 0	14 1 1 14 1 1 14 1 1 14 0 0 14	13 1 13 0 13 0 13 1 1 1	12 1 12 0 12 0 12 0	11 0 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	10 Registe 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	9 0 0 9 1 1 9 Destir	8 0 8 0 8 0 0 8 8 Mattion 8	7 7 1 1 7 7 0 7 Mode 7	6 1 1 6 1 6 6	5 5 5 1 5	4 Da 4 E H 4 4 0 0 4 4 Mode 4	3 3 Hective 3 0 3 Sou	2 2 s Add	1 ress 1 Register 1 Register 1	0
MOVE to CCR MOVE to SR MOVE to USP MOVE Word	15 0 15 0 15 0 15 0 15 0 15 0	14 1 1 14 1 1 14 1 1 14 0 0 14	13 1 13 0 13 0 13 1 1 1	12 1 12 0 12 0 12 0	11 0 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	10 Registe 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	9 0 0 9 1 1 9 Destir	8 0 8 0 8 0 0 8 8 Mattion 8	7 7 1 1 7 7 0 7 Mode 7	6 1 1 6 1 6 6	5 5 5 1 5	4 Da 4 E H 4 4 0 0 4 4 Mode 4	3 3 Hective 3 0 3 Sou	2 2 s Add	1 ress 1 Register 1 Register 1 ress	0
MOVE to CCR MOVE to SR MOVE to USP MOVE Word	15 0 15 0 15 0 15 0 15 0 15 15 1	14 1 1 14 1 1 14 0 14 1 1 1 1 1 1 1 1 1	13 1 13 0 13 0 13 0 13 1	12 1 1 1 2 0 1 2 1 2 1 1 1 1 2 1 2 1 1 1 1	11 11 0 11 11 11 11 11	10 10 1 1 10 10 10 Registe	9 9 0 0 9 1 1 9 Destir	8 0 0 8 0 0 8 sation 8 1	7 7 1 1 7 7 0 0 7 7 Mode 7 1	6 6 1	5 5 5 1 5 5	4 Da	3 Hective 3 Soc 3 Soc 3	2 2 s Add	1 ress 1 Register 1 Register 1 ress 1	0
MOVE to CCR MOVE to SR MOVE to USP MOVE Word MULS	15 0 15 0 15 0 15 0 15 15 1 15 15 15 15 15 15 15 15 15 15 1	14 1 1 14 1 1 14 14 1 1 14 14 1 1 14 14	13 1 13 0 13 0 13 1 1 1 1 1 1 1 3	12 1 1 1 2 0 1 2 0 1 2 1 1 1 1 2 1 2 1 2	11 11 0 11 11 11 11 11	10 10 10 10 10 Register 10 Register 10 Register 10	9 9 0 0 9 1 1 9 Destir	8 0 0 8 0 0 8 sation 8 1	7 7 1 1 7 7 0 0 Mode 7 1 1	6 6 1 1 6 6 1 1	5 5 5 1 5 5	4 Da	3 Hective 3 Soc 3 Soc 3 Hective	2 2 s Add	1 ress 1 Register 1 Register 1 ress 1	0

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IBCD	0	1	0	0	1	0	0	0	0	0		Ef	fective	Addre	tt	_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1_	0
IEG	0	1	0	0	0	1	0	0	Si	ze_		E	fective	Accre	15	-
													_			0
EOV	15	14	13	12	11	10	9	8	7 Si	6	5	4	3 fective	2 Autotra	1_	0
IEGX	0	1	0	0	0	0	0	0	31	ze			tective	Addre	11	-
	15	14	13	12	11	10	9	8	7	6	-5	4	3	2	1	
NOP	0	14	0	0	1	10	1	0	0	1	1	1	0	0	0	1
NOF	0				Ļ.	<u> </u>	-	-						-		_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NOT	0	1	0	0	0	1	1	0		ize	Ť		ffective			_
		لب	-	<u> </u>	-	-	-	-			-					_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	c
OR	1	0	0	0		Registe	r		ОрМо	Se .		E	ffective	Addre	ris	
	В	w	p-Mod													
	000 0	001 0	10 10	Dn V EA V	EA → Dn →	Dn EA										
	100				-											
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
R Immediate	0	0	0	0	0	0	0	0	s	ize		Ε	ffective	Addre	155	_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	11	0
PEA	0	1	0	0	1	0	0	0	0	1		E	ffective	Addre	55	-
	15	14	13	12	11	10	9	8	7	6	5	1	3	0	0	10
RESET	0	1	0	0	1	1	1	0	0	1	1	<u>'</u>		0	10	10
	15	14	13	12	11	10	9	8	7	6	5	1	3	0	1	0
RTE	0	1	0	0	-	1.	<u> </u>			-	<u> </u>	Ŀ	L	-	-	Н.
									,			4	3	2	1	c
RTR	15	14	13	12	11	10	9	8	7	6	5	1	0	1	1	Т,
nin			10	10	1	÷	<u>.</u>	1	1	-		-	1 0		<u> </u>	1
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	
RTS	0	1	0	0	1	1	1	0	0	1	1	1	0	1	0	1
				_	-	-	-		_	-						_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SBCD	1	T _o	0	0		estinat		1	0	0	0	0	R/M	Sou	roe Re	ziste
3000	1.					Registr				Ľ		_	_			- //-
	R/M	(regist	ter/me	emory): regi	ster –	regist	er = 0	mem	ory -	memo	ry = 1				
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

	15	14	13	12	11	10	9	8	. 7	6	- 6	4	3	2	1	0
Shifts, Data Register	1	1	1	0	Co	unt/Re	gister	d	T	Size	i/r	-	уре	Т	Registe	r
		_										-		_		
	15	14	13	12	11	10	9	8	7			1				
Shifts, Memory	15	1 1	13	12	11		ype	1 d	7	6	5	4	3 Effective	2	1	0
eto, mornery		-	-	-	1	_		-	-	1			LITECTIV	e ADD	ress	-
	Shift	t Type irectio	Code	: AS	= 00, 1	LS = 0	1, RC	X = 1	0, RO	- 11						
	i/r (c	ount:	source	: Imr	nediat	e Cou	nt = 0	, Regis	ter C	ount =	1					
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
STOP	0	1	0	0	1	1	1	0	0	1	1	1	0	To	Τ1	0
			-		-						-		-	_		
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SUB	1	10	0	1		Regist			Op-Mc		Ť		ffectiv			-
000		-	Op Mo	de	-		_	-	-,-		-	_		0 7100		
	000	W 001	010	Dn-	EA → D)n										
	100	101	110		On → E EA → A											
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SUB Immediate	0	0	0	0	0	1	0	To	-	Size	т в		ffective			<u> </u>
OOD IIIIIIIOOGG	-	-	1.	1 -	1 0	<u> </u>	10	L	1 .	,,,,,	_	-	i i i i i i	, 20001	015	
	15	14	13	12	11	- 10	9	8	7	6	5	4	3	2	1	0
SUBQ	0	1	0	1	_	Dota		1		ize	_	ŧ	ffective	Addn	ess	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SUBX	1	0	0	1		estinati		1	,	ize	0	0	R/M	Sou	rce Reg	
	0/14					Registe		L.			T.	-	1.0	000	inco may	
	D/M	regist	ær/me	mory)	: regis	ter -	egiste	r=0,	mem	ory -	memo	y = 1				
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWAP	0	1	0	0	1	0	0	0	0	1	0	0	0		Register	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TAS	0	1	0	0	1	0	1	0	1	1	T	E	ffective	Addr	ess .	
											-					
	15	14	13	12	11	10	9	8	7	6	6	4	3	2	1	0
TRAP	0	1	0	0	1	1	1	0	0	1	0	0	-		ctor	-
		-	-	-	1-	<u> </u>	-	-	10	-	10		_	Ve	ctor	
	15	14	13	12	11	10	9	8	7	6	5	4	3			
TRAPV	0	1	0	0	1	1	1	0	6	1	1	1	0	1	1	0
		-	-		-	<u> </u>	-	,		-	-	-	,		1	0
TST	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
131	_0_	1	10	0	1	0	1	0	S	ize	_	Е	fective	Addre	55	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UNLK	0	1	0	0	1	1	1	0	0	1	0	1	1	F	Register	

命令索引

ABCD 62,180	EORI to CCR 68,212	ORI to SR 68.215
ADD 60.166	EORI to SR 68.215	
ADDA 61,167	EXG 57,59,160	PEA 58.59.160.202
ADDI 61.167	EXT 62.171	
ADDO 61.167		RESET 26.42.68.99.
ADDX 62,169	JMP 65,195	192.218
AND 62,178	JSR 65,198	ROL 63,190
ANDI 62,179		ROR 63,190
ANDI to CCR 68,211	LEA 57,59,159,202	ROXL 63,190
ANDI to SR 68,215	LINK 59.204	ROXR 63,190
ASL 63,187	LSL 63,184	RTE 68,217
ASR 63,187	LSR 63,184	RTR 67,199
		RTS 67,199
Bcc 65,197	MOVE 58,152,153,159	
BCGH 64,192	MOVE EA to CCR 68,	SBCD 62.181
BCLR 64,192	211	Scc 65,207
BRA 65,196	MOVE EA to SR 68,216	STOP 68,92,218
BSET 64,192	MOVE SR to EA 68,211	SUB 60,168
BSR 65,198	MOVE to USP 68,217	SUBA 61.168
BTST 64,192	MOVEA 153,155	SUBI 61,168
	MOVEM 57,59,155	SUBQ 61,168
CHK 68,209	MOVEP 57,59,157	SUBX 62,171
CLR 62,171	MOVEQ 58,59,158	SWAP 59,160
CMP 61,172	MULS 61,173	
CMPA 61,173	MULU 61,173	TAS 32,62,182
CMPI 61,173		TRAP 68,95,208
CMPM 61,173	NBCD 62,182	TRAPV 68,208
	NEG 61,169	TST 61,172
DBcc 65,197	NEGX 62,171	
DBRA 197	NOP 62,69,212	UNLK 59,204,205
DIVS 61,160,177	NOT 62,180	
DIVU 61,176		
	OR 62,179	
EOR 62,179	ORI 62,179	
EORI 62,179	ORI to CCR 68,212	

事 項 索 引

あ行

IPL (割込みプライオリティ レベル) 25 IPC 120 アーキテクチャ ASCII 228 アセンブラ 138 アセンプラ制御命令 139,148 値呼び 200 **アドレスエラー 113.218** アドレス エラー例外処理 108,223 アドレス空間 6 アドレス形式 7,48,144 アドレスストローブ (AS) 17,23,29 アドレス スペース番号 131 アドレスパス 22 アドレス変換 130 アドレスレジスタ 10 アドレス レジスタ間接形式 46.145 アドレス レジスタ直接形式 45.145 RES (リセット) 26.41 RS-232 C 234,236,240 RMS 234 R/W (リード ライト制御) 17.18.23 アレイチェイニング 126

EMS 250 EMS モード 244 EQU 148 イネーブル (E) 18,26 EPCI 120 EPROM ライタ 241 イミディエイト形式 53,148

E (イネーブル) 18,26

イミディエイト命令実行時間 88 インデックス付アドレスレジスタ間接形式 49,146 インデックス付プログラム カウンタ相対形式 52.147 インデックス レジスタ 11,146,147 インプライド形式 55,144 ウェイクアップ 134 AS (アドレスストローブ) 17,23,29 ASE 241,245 ALIJ. 8 ACIA 116,119 SSDA 116 SSP(スーパパイザ システムスタック ポイン 3) 11.217 X フラグ 77 H 680 SD 300 238 H 680 SBC 232 H 680 TR 01 235 N フラグ 71 FIFO 164 FC (ファンクション コード) 28.216 FDOS 248 FDOS &- F 244 FDC 11 FPCP 120 エミュレーション MSB 10 MMU 120 MPCC 120

240

MPU モジュール

LANCE 120

LIFO 164

I SB 10 LDS (下位データストローブ) 17.23.29 海算回路 7 油質フィールド 140

ORG 148 オートリクエストモード 125 オーバフロー 74,209 オーバラン 165 オブジェクトモジュール 138.150 オペランド 10,44 オペランド サイズ 10

オペランド フィールド 141 オペランドフェッチ 80 オペレーションコード 8 ナベレーションワード 43

か行

外部クロック周波数 79 外部割込み 101,216 外部割込みレベル 101 書込み違反 127 拡張ファンクション ユニット 8 拡張命令 62 終納サイクル 83 加算命令 60,166

別 号 142 遊ポーランド記法 163 キャリィフラグ (Cフラグ) +a- 164 共有容数 183

クイックイミディエイト形式 55 カリア命令 62,171 2 = 2 (CLK) 28 クロックサイクル 19 クロックサイクル数 79

継續動作法 126 桁移動 184 桁移動操作命令 63 桁送り 184 海管命令 60.168

コメント 189 コメントフォールド 141 コンディション コード操作命令 210 コンディション コード レジスタ (CCR) 70.152

さ 行

サイクル スチール モード 194 サブルーチン操作命令 198 サブルーチン呼出し 198 算術演算命令 60.166 算衡形約務聯合会 187 算術シフト命令 187

CRT エディタ: 250 CRTC 116 CLK (2 P v 2) 28 CCR (コンディション コード レジスタ) 70.152 CCR/SR 形式 148

システムスタック 12,160,162,204 システム スタック ポインタ 10 システム制御命令 67,208 システム バイト 13 システムプログラム 220 システム レジスタ 95 実効アドレス 44 字効アドレス拡張ワード 43.48 実効アドレス計算時間 79 事効アドレス生成関係命令事行時間 88 実行命令 139

銀行ユニット 7 CTC 120 シフト機能 8 シフト命令 68,184 シフト/ローテート命令実行時間 84 Cフラグ (キャリィフラグ) 76 ジャンプ関係命令実行時間 88 10 進定数 141,162 循環形指送り命令 190 循環バッファ 165 ト位データストローブ (UDS) 17,23,29 条件セット命令 207

条件付ブランチ命令 65,195 季箕命令 61.173 除算命令 61.176 シリアル通信インターフェイス 134 シングル アドレッシング 125 シングルオペランド命令実行時間 84 シングルボード コンピュータ (H 680 SB 01) 232

シングルボード コンピュータ システム (H 680 SBC) 232 シングルステップ 41 シングルチップ マイクロコンピュータ 3

(SSP) 11 スーパバイザ状態 7,11,93 スーパバイザ状態フラグ 13 スーパバイザ スタック 162 スーパ PL/H 254 スプリアス朝込み 104

整数データ 15
セカンダリ Aをリマップ 243
セクション 150
SECTION 161
総対ドレス形式 147
総対国証号 143
エフラヴ (ゼェフタ) 73
セマフェア 183
セマフェア 184
セマフェア 184
ロアアレジスタ 184
ロアルトション 184

相互排除の原理 183 相対値記号 143 相対値式 143 ソースプログラム 189

た行

ダイナミック RAM 114 タイマ機能 134,135 ダイレクト メモリ アクセス (DMA) 120, 163 多倍精度演算命令 169

短絶対アドレス形式 50,147 長絶対アドレス形式 51

通常状態 92

DS 149 DMA (ダイレクトメモリフクセス) 120, 162 DC 149

ディジット 10 ディスプレースメント 44,147 ディスプレースメント付アドレス レジスタ間 接形式 48,146

ディスプレースメント付プログラム カウンタ 相対形式 52,147 DTACK (データ転送アクノレッジ) 24,

30 デスクリプタ 130 デスティネーション オペランド 11 テスト アンド セット命令 182 テストの命令 172

データストローブ 23 データ転送アクノレッジ (DTACK) 24, 30

データ転送命令 57.152
データ転送命令を行時間 80
データバス 22.23
データバッキング機能 125
データンジスタ 10
データンジスタ 10
データンジスタ 10
データンジスタ 10
デニアルフドレッシング 125
転送アンド・モード 124

同期パスインターフェイス 110 特権金険例外処理 106,222 特権金令 68,215 トラップペスタ番号 208 トラップの外処理 222 トレース機能 223 トレース機能 216 トレース地理 216 トレースモードフラタ 12 トレース機列機理 104,223

な 行

ナノ制御 9

2重バス障害 26,41,101 2進化10進数 (BCD) 14,180 ―の真敷変換 225 2進化10進数演算命令 62,180 2 准定数 142 2 の補数表現 15 256 K パイト ダイナミックメモリ モジュール 940 入出力ポート 135

仕 行

倍锗度演算命令実行時間 90 31 h 10 バイト操作命令 46 パイプライン方式 8 バス アービトレーション 17.25.85 バスエラー 25.88,218 バスエラー入力信号 (BERR) 18 パスエラー例外処理 38,108,223 パスオペレーション 22.28 PASCAL 253 ススグラント (BG) 17.25.35 バスグラント アクノレッジ (BGACK) 17.95.35 パスサイクル 19,36 ---の再実行 38 バーストモード 125 バスマスタ 37 バス要求 (BR) 17,25,35 ハードディスク装置 241 バリッド ベリフェラル アドレス (VPA) 18.26 パリッドメモリアドレス (VMA) 18,27 パリティ 229 番地呼び 202

反復処理 197 PIA 116.119 PI/T 120,135 BR (パス要求) 17,25,35 BERR (バスエラー入力信号) 18 **比較命令** 61.172 BG (パスグラント) 17,25,85 RGACK (パスグラント アクノレッジ) 17.25.35 PGC 120 BCD=2 進化10 進数 Ey 1 10 ビット操作機能 8 ビット操作命令 64.184.192

ハンドシェーク機能 135

ビット操作命令事行時間 86

非同期パスインターフェイス 110 非同期バス制御信号 17,23 非同期パラレル パス 17 非マルチプレックス バス 17 標準命令事行時間 82

ファンクション コード (FC) 28,216 VERSA 289 VMA (パリッドメモリアドレス) 18,26 VPA (バリッド ベリフェラル アドレス) Vフラグ (オーバフロー フラグ) 74 FORTRAN 252 符号拡張 49,154,156,157,159 符号状帯機能 16 符号拡張命令 171 **運動小粉占浦箕エミュレーション** 213 不当命令例外処理 106,222 プライマリメモリマップ 243 ブランチ関係命令事行時間 86 プリデクリメントアドレスレジスタ間線形式 47.146 プログラムカウンタ 13 プログラム実行状態 93 プログラムスタック 11.162 プログラム操作命令 65.195 プロセッサ処理状態 92 プロセッサ ステータス信号線 ブロック転送 161 フロッピディスク コントロール モジュール フロッピディスク制御ボード (H 680 FD) 234 分岐命令 195

ベクタ割込み機能 7 ベースレジスタ 151

補数命令 169 ポストインクリメント アドレスレジスタ間接 形式 46,145 #- n | (HALT) 26.38.40 ホールト状態 92 #P 76

生 行

マイクロコンピュータ開発支援装置 238 マイクロコンピュータ システム 232 マイクロプログラム 能物方式 7 マクロアセンブラ 262 マルチステーション 241 マルチステーション 241 マルチプロイクロコンピュータ 3 マルチプロセッサ 219 マルチプロセッサ > 3.5 マルチプロセック > 126 マルチンシスク関係命令実行時間 88

未実装命令 69.106,212 未実装命令例外処理 106,222 未定義セグメント 127

無条件ジャンプ命令 65,195 無条件プランチ命令 65,196 無条件分岐命令 195

令令サイタル 19
命令シーケンス 20
命令を実行時間 78
命令集行時間 78
命令権所部 7
命令を対ファーグ 9
命令・ファーズの外処理 106
命令プファェッケ機 19
命令・ファッドド/0 7,18,110
メモリ マーマッドド/0 7,18,110

文字定数 142 MOS-LSI 2 モニタボード (H 680 MN 01) 234

や行

優先報込み構造 18 ユーザンステム スタック 11.162 ユーザンステム スタック ポインタ (USP) 11 ユーザ状間 7.11.93 ユーザバイト 13 USING 151 UDS (上位データストローブ) 17.23.29

予約語 142

ら行

ライトサイクル 30 ラベルフィールド 139 RAM ボード (H880 DM12) 234 リアルタイルディッグ製置 241 リニントラント 204 リセント (RES) 26,41 リセット (RES) 26,41 リセット (RES) 29,220 リード マイラル 29,220 リード ギディフィイ ライトサイタル 32,39

リード ライト報仰(R/W) 17,18,28 リフレッシュ助作 114 リロケータブル 150 リロケータブル オブジェクト モジュール 251 リンク チェイニング 126 リンク アンニディタ 138,150,251

例外払患 92 例外処理 12.95,217 例外処理時間 91 例外ベクタ 97 例外ベクタアドレス 95 例外ベクタステ 95 レジスタ構成 9 レジスタ構成 9 レジスタ選難 154

わ行

ワード 10 部込みアターレッジサイタル 103,115 部込みペタの発生回路 115 都込みペタの新号 26 都込みペアック 13 部込みペアック 101 部込み優先セペル 25 都込み優先セペル 25 都込み際別処理 101,221 ワンボード コンピュータンステム 235

著者の理職 喜田祐三 株式会社 日立製作所

萩原吉宗 株式会社 日立製作所 岩崎一章 株式会社 日立製作所

マイクロコンピュータシリーズ 14 68000 マイクロコンピュータ

定価 3,400円

昭和58年3月30日発行

C1983

著作者

教行者 海 老 原 熊

丸善株式会社 発行所 郵便番号 103 東京都中央区日本橋二丁目3番10号

印刷 中央印刷株式会社・製本 株式会社 松岳社

3355-2755-7924

森 亮一監修 マイクロコンピュータシリーズ 〈A5〉

1		マイクロコンピュータ	
2	P. R. Rony 著 森監訳, 田島 他訳	マイクロコンピュータ教科書I	定価 2,200円
3	u	マイクロコンピュータ教科書Ⅱ	定価 3,300円
4		マイクロコンピュータ教科書Ⅲ	定価 3,600円
5		マイクロコンピュータ教科書N	新刊
6		マイクロコンピュータ教科書♡	
7	森 亮一監修	汎用マイクロプロセッサ	定価 3.200円
8	森 亮一監修	ワンチップマイクロコンピュータ	定価 3,200円
9	森 亮一監修	ビットスライスマイクロプロセッサ	定価 3.200円
10	国分明男著	マイクロコンピュータメモリ	新刊
11	寺田浩韶監訳	Z-80マイクロコンピュータ	定価 3,300円
12	秃, 喜田著 田辺,藤岡著	16ビットマイクロプロセッサ	定価 3,300円
13	D. I. Porat 他著 柏 木 浩 光 訳	ディジタル技術入門	定価 4,000円
14	喜田,萩原,岩崎 著	68000 マイクロコンピュータ	定価 3,400円
15	田辺皓正編著	8086マイクロコンピュータ	4月刊
16	寺田, 禿 著宮本, 前田	Z 8000 マイクロコンピュータ	近 刊





定価 3,400円 3355-2755-7924